¿Qué sucede cuando los transistores se intercambian en CMOS?

Un inversor cmos básico tendrá un transistor P al revés y un transistor N al revés. ¿Qué sucede si invertimos los transistores p y n?

Se convierten en transistores CMON (Neverconductor Complimentary Metal Oxide).

Respuestas (3)

Nada pasará. Ningún transistor podrá encenderse.

El transistor de modo de mejora de canal N requiere que su puerta tenga un voltaje más alto que la fuente (o drenaje), lo que no puede suceder si está conectado a Vcc.

De manera similar, el transistor de canal P requiere un voltaje negativo en su puerta, lo que no puede suceder si está conectado a tierra.

Si quieres agradecerme, vota la respuesta y acéptala. (Aunque, para ser honesto, generalmente recomendamos esperar al menos 24 horas para aceptar, en caso de que surja una mejor respuesta).
No, todavía deberían poder encenderse. Pero el problema es muy visible en las otras dos respuestas. El búfer no podrá tener niveles de salida de riel a riel debido al voltaje de umbral.

Salidas descargadas: proceso 0.18u usando óxido grueso (transistores 0.35u) La entrada es una rampa lenta de 1 us y decae para mostrar transiciones, otra línea es la salida del inversor y la línea verde es el caso extraño con PMOS y NMOS volteados con conexión masiva como por norma.

simulación

Necesita agregar una explicación de lo que representan estos gráficos. Puedo adivinar, pero no debería tener que hacerlo.
El contexto de @DaveTweed es una entrada, una salida de inversor y NMOS y PMOS invertidos según la pregunta original.
¿Hay alguna carga en la salida o simplemente está flotando? ¿Cuánta corriente fluye realmente en los transistores? ¿Qué simulador usaste?
@DaveTweed Lo que está viendo es un comportamiento por debajo del umbral enfatizado por DIBL, GIDL y el efecto de puerta trasera. La asimetría se debe al hecho de que los transistores tienen un tamaño diferente (PMOS 2X) para la operación en modo activo, en el subumbral tienden a estar mejor balanceados en W/L. Simulator es un simulador de producción que utiliza plataformas de fundición. La versión invertida cae dentro de la clasificación de un circuito translineal, sería aceptable para usar en situaciones de bajo voltaje. Ejecutaré otros sims más tarde y agregaré una versión de riel 0.65. Será interesante.
No agregaré como dije anteriormente, ya que se aleja demasiado de la intención original de la pregunta.
¿Podría ser útil, para ambos inversores, graficar el comportamiento de salida cuando se maneja una fuente de corriente de 1 mA y un sumidero de corriente de 1 mA, para ayudar a mostrar que la traza verde parece retrasarse con respecto a la entrada no porque se retrase en el tiempo, sino porque el la salida querrá permanecer donde está a menos que el voltaje de entrada sea aproximadamente un voltio más alto o más bajo.

¿Como esto?

CMOS sin convertidor

A primera vista, parece que podría ser un búfer CMOS: T1 = T2. Uno pensaría que el canal se abriría o cerraría por la diferencia de voltaje entre el cuerpo y la puerta, independientemente de lo que estén haciendo el drenaje y la fuente.

Construí esta cosa con un CD4007UB . Obtienes una señal de salida en fase. Pero es err... raro. Mi osciloscopio es analógico, por lo que no tengo una buena manera de darle una imagen, pero Vcc era de 5 V y le di una entrada de onda cuadrada de 5 V pp 1 kHz. La salida fue una onda cuadrada en fase, con subidas bruscas pero caídas muy lentas. La salida baja fue de 0 V, pero la alta fue de solo 2,5 V.

Soy un ingeniero eléctrico aficionado, no un físico, por lo que no puedo explicar todo este comportamiento, pero a partir de los comentarios de otros y lo que aprendí de mi propia investigación, tengo una idea bastante clara de lo que está sucediendo aquí. Consulte este diagrama del funcionamiento de MOSFET en la página de Wikipedia sobre MOSFET :

operación MOSFET

Si ve en las dos imágenes inferiores, el canal conductor en el medio no llega hasta el final. Sin embargo, algunos portadores de carga (electrones u orificios para MOSFET de canal N y P, respectivamente) aún pueden escabullirse por alguna razón física que no entiendo completamente. La razón por la que se elimina aquí es que el ancho de la capa conductora es una función de la diferencia de voltaje entre la puerta y lo que está cerca, y para la mayor parte de la puerta, ese es el cuerpo. Pero cerca del extremo pellizcado, la puerta está cerca del desagüe. A menos que puedas conseguir la puerta V t h por encima del desagüe, no puede abrir el canal por completo.

Por lo general, una vez que lo acerca, puede fluir algo de corriente. Una vez que eso comienza a suceder, el voltaje en la carga conectada al drenaje aumenta y, en consecuencia, el voltaje en el drenaje debe disminuir. Esto abre el canal un poco más, fluye más corriente, y así sucesivamente, hasta que el voltaje de drenaje es mínimo, el canal es lo más ancho posible y el transistor está completamente encendido.

El problema es que, en este circuito, la puerta no puede ser significativamente más alta que el drenaje o la fuente. Entonces, aunque hay un canal conductor en el medio, está cortado en ambos extremos, y lo que queda son dos diodos PN en direcciones opuestas. No puede fluir corriente.

Esa es mi conjetura. Sospecho que las asimetrías en la fabricación de dispositivos de canal N y P, y la calibración menos que perfecta de mi equipo de prueba explican por qué funciona un poco, asimétricamente.

Tiene un punto: el canal conductor en un MOSFET de canal N se forma cuando la polarización de la puerta-sustrato modifica la distribución de electrones en la región de agotamiento que se forma debajo de la puerta hasta el punto en que algunos de ellos están en la banda de conducción. Sin embargo, aquí es donde estoy fuera de mi profundidad en la física. No puede funcionar de la manera que está pensando, de lo contrario, las puertas de transmisión CMOS no necesitarían dispositivos de canal N y canal P; solo un dispositivo de canal N sería suficiente. Pero no sé cuál es la razón.
@DaveTweed Creo que necesitas dispositivos de canal P y N, aun así. ¿De qué otra forma harías un tótem CMOS? Podría hacer RTL solo con MOSFET de canal N, pero ¿cuál sería el punto de eso?
OK, lo busqué en mi libro de texto de la universidad. Cuando la compuerta y el drenaje/fuente tienen el mismo potencial, el canal se "pellizca" en ese extremo. En operación normal, con la fuente conectada al sustrato, este pellizco ocurre solo en el extremo de drenaje, y el voltaje de drenaje en el que esto ocurre marca la transición del modo lineal al modo saturado. Pero si la fuente también está en el voltaje de la puerta, el canal se corta en ambos extremos y no puede fluir corriente, incluso si hay un canal invertido cerca del centro de la puerta.
@DaveTweed Me está costando entender eso sin una imagen, pero obtendré una buena respuesta empírica a la pregunta cuando la construya esta noche.
¡@DaveTweed construyó! Tienes razón... en realidad no se comporta de manera predecible. Pero hace algo .
Espero que cuando construyas esto hayas usado dos paquetes separados para obtener acceso individualmente a un NMOS y PMOS, pero incluso entonces el circuito no será el mismo. Hay que mirar bien los bultos.
@rawbrawb no, solo un 4007, que tiene tres inversores CMOS pero con una conexión separada a los bultos. Pensé que sería similar a cómo se fabricaría, si uno hiciera tal cosa. ¿Es eso incorrecto?
El nombre Pinch Off voltage se origina en los viejos tiempos cuando solo se conocía una fuerte inversión y se suponía que la capa de inversión estaba "pellizcada" (se suponía que la carga disminuía a cero). De hecho, nada se pellizcaba, la inversión cargada es significativa. Ve una pendiente en la forma del canal para poder soportar el hecho de que hay un campo electrónico lateral desde S -> D.
Puede ser, desconozco los detalles del proceso para poder estar seguro.
@rawbrawb bueno, digamos que tanto mi experimento como su simulación están de acuerdo en que el circuito no hace mucho de nada útil, y déjelo así :)
comentario sobre pellizco proviene de "operación y modelado del transistor CMOS" por Yannis Tsividis
No estoy de acuerdo, el hecho de que ya no funcione como inversor no significa que sea inútil. Simplemente significa que ya no es un inversor. Esta clase de circuitos se utilizan en varias partes del diseño de circuitos integrados, el uso de la puerta trasera permite una operación y funcionalidad inusuales.
¿Qué sucede cuando los transistores se intercambian en CMOS?
RespuestasAquíPolítica de privacidad1y, 0v