¿Cómo puede PMOS eliminar el efecto corporal pero NMOS no?

Funciona cuando la fuente tiene el mismo potencial que el sustrato. Pero no todos los transistores NMOS tendrán sus fuentes conectadas al sustrato. A veces se colocan en serie, donde el más bajo se conecta al sustrato y luego el drenaje se comparte con la fuente del siguiente transistor y así sucesivamente. También es posible usar un NMOS en una puerta de transmisión. En esta configuración, tanto la fuente como el drenaje están conectados a señales y ninguno puede conectarse al sustrato.

Además, conectar bien el PMOS a la fuente aumentará significativamente la capacitancia entre la fuente y el sustrato, lo que podría ser un factor importante para la velocidad.

Quizás viéndolo de otra manera, un proceso CMOS masivo tradicional se basa en una oblea tipo P. Esto permite que los NFET se construyan directamente en el sustrato sin pasos "adicionales". Para obtener PFET en el mismo circuito, deben agregar pozos de tipo N al sustrato. Dado que este pozo es una característica adicional, puede colocarlo donde desee. Forma un diodo al sustrato (pozo tipo N a sustrato tipo P) que tiene polarización inversa (apagado) siempre que el voltaje del pozo sea positivo. Esta es una de las formas más simples de hacer un proceso CMOS.

El impacto es que cuanto mayor sea el voltaje de la fuente NFET (en relación con el sustrato), menor será la corriente de drenaje para un Vgs dado. Para la lógica CMOS digital, esto a menudo se pasa por alto porque una cadena "encendida" tendrá un voltaje de fuente principal pequeño. La mayoría de las puertas digitales que he visto solo usan un pozo N común para los PFET por razones de espacio y rendimiento. En circuitos lineales, como un amplificador en cascodo o un par diferencial, comenzará a ver este efecto, pero también depende de qué tan sensible sea el proceso a los voltajes masivos.

Hay formas de sortear esta limitación para los NFET. Una forma es eliminar completamente el sustrato común, como se hace en Silicon On Insulator (SOI). Otra forma de hacerlo es tener el NFET dentro de un pozo. Esto se puede hacer en un proceso en el que se agrega una capa (o tina) enterrada de tipo N para proporcionar un pozo de aislamiento. Probablemente también haya otras formas de atacar el problema.

De la publicación original:

"Por otro lado, NMOS comparte un sustrato común, por lo que si tuviera que conectar la fuente y el volumen, tendrá que hacerlo para todos los NMOS". Sin embargo, todavía no veo la razón por la que hacer esto en NMOS causará ningún problema.

La razón por la que esto causa problemas en un proceso a granel es que todos los "pozos" (o terminales a granel) de los dispositivos NMOS están conectados óhmicamente, no con uniones aisladas. Es decir, los implantes p-sustrato y p-pozo son todos del mismo tipo y todos están efectivamente en cortocircuito entre sí mediante una 'red de resistencias' que consiste en todo el sustrato p y los pocillos p. Si intenta sesgar un contacto de sustrato para un NMOS sobre el suelo, encontrará que tiene un flujo de corriente desde ese contacto de sustrato al sustrato. (Tenga en cuenta que la mayoría de los sistemas de simulación NO tienen en cuenta la resistencia de contacto del sustrato, y usted tiene que hacer algunos cálculos para determinar la corriente. Sin embargo, en el lado del diseño hay advertencias de regla de sello LVS o extracción sobre tales conexiones).

Los dispositivos PMOS, por otro lado, se asientan en pozos n que están aislados por unión del sustrato p y entre sí. Es decir, hay una unión np con polarización inversa desde cada npocillo hasta el sustrato, por lo que no hay flujo de corriente.

El comentario del marcador de posición anterior menciona procesos de pozo triple. En estos, podemos construir un "pozo aislado" dentro de un pozo más grande (profundo), y luego podemos tener los pozos a diferentes potenciales.