¿Por qué usamos un CMOS para invertir un circuito cuando el PMOS ya lo logra?

La salida en un PMOS es la siguiente:

I/P    O/P  
 0      1  
 1      0  

¿Por qué no puedo usar esto en lugar de usar un CMOS para invertir la lógica?
(Explique en términos simples ya que soy un principiante en este tema y tema)

FWIW, lo que OP describe no es una característica de los transistores PMOS, sino de las etapas de fuente común/emisor común.

Respuestas (2)

En una palabra: Eficiencia .


Puede usar un transistor PMOS para impulsar una salida lógica alta (por ejemplo, VDD) cuando la entrada es baja (por ejemplo, GND). Sin embargo, no puede usar ese mismo transistor PMOS para conducir una salida lógica baja cuando la entrada es alta .

Cuando conduce la entrada alta en su inversor PMOS, se apaga , dejando la salida efectivamente de alta impedancia, que no es lógica baja .

Su tabla de verdad real es:

I/P    O/P

 0      1
 1      Z

Puede superar esta incapacidad para conducir bajo, mediante el uso de una resistencia para bajar la salida cuando el transistor está apagado. Sin embargo, para poder conducir fuertemente bajo, necesita una resistencia de bajo valor .

ingrese la descripción de la imagen aquí

Esta resistencia siempre está en la salida, lo que significa que cuando enciende el PMOS para conducir alto, fluirá una gran corriente desde el PMOS a través de la resistencia a tierra. Esto usa mucha energía . Si tiene miles de millones de interruptores, puede ver que el consumo de energía será muy alto .

El mejor enfoque es reemplazar esta resistencia con un transistor NMOS. Esto se llama CMOS. Al usar un dispositivo NMOS , puede pensar que puede apagar la resistencia cuando la salida es alta (PMOS está encendido).

Usando el NMOS también puede obtener una lógica baja fuerte porque cuando está encendido, el NMOS es efectivamente un cortocircuito.

Por lo tanto, CMOS, al usar transistores complementarios, tiene una disipación de energía estática muy baja : cuando una salida se mantiene alta o baja, casi no se consume energía.

CMOS, aunque es más complejo de fabricar, consume muy poca energía cuando no está cambiando, mientras que PMOS consume más energía incluso cuando no está cambiando.

A partir de aquí, sea el siguiente circuito para un inversor simple:

esquemático

simular este circuito : esquema creado con CircuitLab

Cuando IN = 0, entonces el NMOS (M2) es (casi) un circuito abierto y el PMOS (M1) es (casi) un cortocircuito. Lo contrario para cuando IN = 1: el NMOS es un cortocircuito y el PMOS es un circuito abierto. Es Vdd (5V) o tierra en la salida que está siendo impulsada "fuertemente".

Como resultado, tiene una menor disipación de energía.

CMOS en realidad puede ser más fácil de hacer, considerando el hecho de que las resistencias IC son físicamente mucho más grandes que los MOSFET.