Acabo de comenzar una clase de arquitectura informática y las diapositivas de una conferencia dicen que la razón por la cual el tiempo de caída es más rápido que el tiempo de subida es que los electrones NMOS tienen más movilidad que los PMOS que tienen agujeros. ¿Alguien sabe cómo explicar esto en términos simples?
La respuesta está en Carrier Mobility of Silicon . Una etapa CMOS tiene un dispositivo de canal P desde Vdd y un dispositivo de canal N hasta Vss. Tenga en cuenta la movilidad mucho mayor de los electrones frente a los agujeros.
El tiempo de subida en la salida depende principalmente de qué tan rápido puede encenderse el dispositivo del canal P, y el tiempo de caída está determinado principalmente por qué tan rápido puede encenderse el dispositivo del canal N.
El portador mayoritario en los dispositivos de canal P son los huecos, y el portador mayoritario en los dispositivos de canal N son los electrones.
Como los electrones están en la banda de conducción y los huecos en la banda de valencia (mismo enlace), los dispositivos de canal N son inherentemente más rápidos en la conmutación que los dispositivos de canal P dados los mismos parámetros físicos.
En muchas familias lógicas más nuevas, las relaciones largo-ancho de los transistores se ajustan para dar tiempos de conmutación simétricos.
Por alguna razón es más fácil conseguir pequeño para transistores N-MOS que para transistores P-MOS.
El transistor N-MOS se encarga de establecer la salida en un nivel bajo, es decir, descargar la capacitancia de línea y las capacitancias de compuerta de las entradas conectadas, lo cual es más rápido cuando es más pequeño.
Cuajada
Cuajada