Efecto del aumento de fugas de PMOS en la configuración del inversor invertido

He construido el inversor CMOS estándar en configuración inversa colocando NMOS en el lado desplegable y PMOS en el lado desplegable. Esto funcionará como un búfer, pero los límites superior e inferior de la salida no serán Vdd y Gnd. En cambio, cuando NMOS pasa el '1' débil, el límite superior será Vdd-Vth. El PMOS pasa débil '0', el límite inferior de salida será Vth de PMOS.

Pero la pregunta es, ¿qué sucede si aumenta la fuga de PMOS? ¿Afectará el límite inferior de la salida, llevándolo por debajo del V de PMOS?

ingrese la descripción de la imagen aquí

En su circuito, la fuente y el drenaje de PMOS FET están invertidos, por lo que nunca se encenderá. Sin embargo, el diodo de su cuerpo comenzará a conducir cuando el voltaje de salida sea superior a ~ 0.5V.

Respuestas (1)

Tiene un amplificador de fuente compartida y puede usarlo en líneas de retardo analógicas; sin embargo, debido a su notación (débil 1, etc.) parece querer que esta sea una aplicación digital. Nunca "no tendrá fugas", y tiene un dispositivo de subumbral. Cuando la entrada es 0v, la salida será cualquiera que sea la condición de drenaje requerida para satisfacer la condición de flujo a través de ambos dispositivos. Sin información real del dispositivo, es difícil decir dónde estaría esta condición de voltaje. Evitaría este diseño para cualquier cosa digital. Si aún desea investigarlo, hay una buena discusión sobre el reparto de carga y el subumbral en "Modelado de voltaje de umbral y el régimen de funcionamiento del subumbral de MOSFET de canal corto" por TA Fjeldly, M Shur.

gracias por el artículo @b degnan. Esta era solo una pregunta conceptual. Por cierto, lo que realmente quería saber es cuál sería el posible cambio en los niveles lógicos si la corriente subumbral aumenta, digamos, 100 veces.
asumiendo k = 0.7 , verá aproximadamente 1 década de corriente por cada 100 mV. Eso significa que un cambio de 200 mV en la puerta le dará un cambio de corriente de 100x. La mayoría del trabajo que hace es digital por debajo del umbral. Si desea buscar trabajo cercano al umbral o subumbral, debe consultar los documentos de la conferencia S3S ( s3sconference.org ).
Efecto del aumento de fugas de PMOS en la configuración del inversor invertido
RespuestasAquíPolítica de privacidad1y, 0v