¿Qué CPU usa el F-16?

MIL-STD-1760A es simplemente el estándar al que debe ajustarse un procesador y no es un modelo real de CPU.

En realidad, hay muchas computadoras independientes en un avión militar, cada una con responsabilidades específicas. Por lo general, se conectan a través de redes, generalmente a través de buses MIL-STD-1553 para plataformas más antiguas. El radar tiene su(s) propio(s) procesador(es) y arquitectura(s), al igual que el módulo de control de vuelo, el módulo de control de tiro, el sistema de navegación, los controladores de municiones (a veces uno por estación de armas/pilón), el controlador de pantalla, el módulo de control de la misión computadora, etcétera. Todos estos provienen de diferentes OEM y, por lo tanto, utilizan una variedad de hardware. Los diferentes subsistemas presentes y sus funcionalidades exactas dependen del diseño y los requisitos. Un subsistema puede estar compuesto por varias computadoras dentro de su propia red, independientemente de las redes principales de la aeronave.

El F-16 utiliza la computadora de misión modular (MMC) de Raytheon para su computadora de misión, con las siguientes especificaciones:

La primera generación, la MMC3000, se basó en MIPS R3500, un procesador de chip de 32 bits con 110 000 transistores y funcionando a 12 MHz. Encontramos este chip a finales de los 90 en las computadoras HP9000. La computadora tenía 4 MB de memoria RAM.

La MMC5000, la segunda generación de la computadora F-16, todavía se basaba en un chip MIPS, un RM5260 que era notablemente más rápido (con una frecuencia de reloj de 133 MHz a 150 MHz) y, sobre todo, es un chip de 64 bits. La memoria se duplicó con creces, con 10 MB disponibles.

El MMC7000 que equipa a los F-16 más modernos, incluidos todos los F-16 europeos que se beneficiaron de la modernización MLU (actualización de mediana edad), siempre tiene esos 10 MB de memoria pero su procesador RM7000A, diseñado a principios de la década de 2000, funciona entre 300 y 400 MHz.

Fuente: http://www.4erevolution.com/en/ordinateur-de-bord-f-16/

Destaqué la computadora de la misión porque pienso en la computadora/controlador/procesador de la misión (la terminología exacta depende de la plataforma) como el cerebro de un avión militar. Tienden a ser el controlador de bus de la red principal de aeronaves, agregando entradas de otros subsistemas y computando/proporcionando información al piloto para ayudarlo a llevar a cabo su misión.

En cuanto a la segunda parte de su pregunta, supongo que se refiere a CPU más rápidas o potentes cuando habla de CPU modernas. Moderno aquí depende del contexto. Las CPU utilizadas en aviones nunca necesitarán el tipo de velocidades de reloj o la capacidad de memoria que se ve en las computadoras de consumo, por varias razones. En primer lugar, en realidad hay mucha capacidad de procesamiento distribuida entre los diversos subsistemas: la necesidad de un solo chip potente solo surge cuando exige que un solo chip haga todo. En segundo lugar, cuando los requisitos de los subsistemas son tan específicos como en las plataformas militares, el software puede ser muy compacto y eficiente, a diferencia del software de consumo (que requiere mucho más código para cosas como adaptadores de arquitectura, lógica multitarea y miles de controladores de dispositivos): usted sacrifica una flexibilidad innecesaria a cambio de confiabilidad y eficiencia.

Las pantallas multifuncionales de los aviones militares (y también comerciales) se centran en transmitir la información necesaria de forma clara y concisa. Los requisitos de renderizado son bastante primitivos en comparación con los juegos 3D modernos: puede funcionar con menos potencia de procesamiento que una computadora de la década de 1990.

EDITAR: respuesta elaborada, siguiendo el comentario del usuario 3528438.

Detalles del diseño de la computadora de control de incendios F-16

La computadora de control de incendios (FCC) de la aeronave F-16A/B se adquirió de Delco Electronics, Goleta, California (una división de General Motors). Su conjunto de instrucciones/procesador de arquitectura propietario fue designado (por DE) como M362F-2: "M362" era el nombre de diseño general, "F" para el conjunto de instrucciones de coma flotante y "-2" para la segunda versión de ese conjunto de instrucciones. . Otros detalles:

• Memoria central de 32k en dos pilas de 16k (supuestamente suficiente memoria "para todos los tiempos"). Una nota: los "núcleos" (los elementos de memoria de bits individuales) eran de ferrita en forma de toro de 13 mils (0,013 pulgadas) de diámetro. El agujero central tenía un diámetro de 7 milésimas de pulgada. Dos cables pasaron a través del núcleo.
• Frecuencia de reloj: 4 MHz (período de reloj de 250 ns)
• Circuitos integrados TTL, principalmente la familia de piezas 54LSxx, aunque algunos 54Sxx se utilizan en rutas de propagación críticas
• Procesador microprogramado (tamaño de palabra de 16 bits) en dos tarjetas de circuito, P1F y P2F
• Dieciséis registros de CPU de uso general de 16 bits de ancho (muy parecidos a las minicomputadoras Data General NOVA)
• La CPU incluía varias instrucciones "macro" que implementaban multiplicación flotante, división flotante, generación de coeficiente de expansión polinomial, raíz cuadrada, arcotangente en dos cuadrantes para convertir las señales sincronizadas del medidor de flujo de combustible en ángulo del eje
• La E/S era discreta digital general, tanto de 5 V ("nivel bajo") como de 26 V CC ("nivel alto")
• Bus de datos en serie Mil-STD-1553 de doble redundancia simple
• Consumo de energía: 150 W de potencia de aeronave monofásica de 115 VCA 400 Hz

Consulte f-16.net/forum/viewtopic.php?t=53181 para obtener más detalles sobre el M362F-2.

Foto de un lado de un P1F CCA de una computadora M362F. Este CCA es de construcción idéntica al P1F CCA utilizado en el FCC.

Los aviones F-16C/D estaban inicialmente equipados con la computadora de control de incendios mejorada (EFCC), también suministrada por Delco Electronics. Su procesador fue designado M372F-1: "M372" era el nombre de diseño para el procesador compatible con Mil-STD-1750A de DE, "F" para el conjunto de instrucciones de punto flotante y "-1" para esa versión del conjunto de instrucciones. El nombre interno de DE para la computadora era "D-cubed" y estaba escrito como "D3". "D" significaba tres elementos "dobles" del diseño del M362F-2: el doble de velocidad de reloj que el M362F-2, dos interfaces de bus -1553 redundantes dobles y el doble de memoria.

• Memoria central de 64k en dos pilas de 32k (el último producto de memoria central de DE)
• Frecuencia de reloj: 8 MHz (período de reloj de 125 ns)
• Circuitos integrados TTL, principalmente la familia de piezas 54LSxx, aunque algunos 54Sxx se utilizan en rutas de propagación críticas
• Procesador microprogramado con tubería y predicción de bifurcación implementada por hardware contenida en cuatro tarjetas de circuito: P1F - P4F. Las mismas instrucciones de "macro" que el M362F-2.
• Dos interfaces de bus -1553
• Misma interfaz discreta digital y analógica
• Consumo de energía de 300 W (también "doble" pero no alardeado)

Comparación del diseño de SRU de FCC y EFCC

Actualización de memoria M362F-2La memoria central original de 32k de la FCC rápidamente demostró ser demasiado pequeña a medida que se agregaba más capacidad de armas al F-16. General Dynamics buscó aumentar el tamaño de la memoria, inicialmente al requerir 128k de memoria central para reemplazar las dos pilas de núcleo de 16k. Esto resultó inviable debido a las limitaciones de tamaño y potencia. En cambio, DE propuso una memoria de estado sólido respaldada por baterías de litio. La idea se vendió a la Fuerza Aérea (renuente) como la única forma factible de expandir la memoria sin un rediseño importante del chasis, la fuente de alimentación y una variedad de otras funciones internas relacionadas con la memoria de la FCC. La actualización de la memoria se implementó con 128k de RAM estática CMOS (SRAM). (La renuencia de la USAF se centró en la batería de litio. ) El rediseño también incluyó una función de administración de memoria implementada en hardware para acomodar un espacio de memoria más grande que el rango de direccionamiento nativo del procesador de 16 bits. Debido a que la SRAM CMOS era más rápida que la memoria central original, el rendimiento del procesador aumentó ligeramente debido a la reducción del tiempo de latencia de acceso a la memoria. El consumo de energía también se redujo drásticamente. (La memoria central consume mucha energía). Esta versión de memoria expandida de la computadora se llamó XFCC.

Delco Electronics perdió el negocio del F-16 como resultado de perder la competencia de General Avionics Computer (GAC) ante Teledyne Systems, Van Nuys, California. Esto resultó ser una llamada de atención y estimuló las actividades de diseño que dieron como resultado los muy exitosos procesadores compatibles con M500 Mil-STD-1750B implementados inicialmente en doce circuitos integrados CMOS personalizados. La serie M500 eventualmente evolucionó a un microcontrolador de un solo chip (en CMOS) -1750B

En una nota no relacionada, el F-117 usó tres computadoras M362F-2 para una variedad de tareas de procesamiento de números. Estas eran las mismas computadoras utilizadas por el F-16, excepto que estaban pintadas en un tono gris más oscuro y tenían un punto "Rose Monet" (rosado) pintado en el frente para reconocerlo fácilmente. Alrededor de 1983, unos años después del final de la producción del F-117, estas computadoras fueron reemplazadas por una única procesadora de números más capaz suministrada por la División de Sistemas Federales de IBM.

El F-16A/B tenía dos computadoras (sin contar el Firecontrol Radar). Usó microprocesadores duales Intel 8080 para la Unidad de interfaz central del conjunto de administración de tiendas y Delco M362F (si la memoria no me falla) (propietario de 16 bits) para la computadora de control de incendios, al menos hasta el Bloque 15B. Los 8080 fueron programados en lenguaje ensamblador. El FCC estaba programado en JOVIAL J3B. El Firecontrol Radar se compró como una unidad y GD no tuvo nada que ver con el software que contiene, que yo sepa.

El F-16C/D tenía cuatro computadoras, nuevamente sin contar el Firecontrol Radar, y usaba Zilog Z8002 y MIL-STD-1750A hasta al menos el Bloque 30. Todos estaban programados en Jovial J73.

El F-16C/D más tarde cambió a Raytheon (Texas Instruments DSEG real) Modular Mission Computers. No sé qué procesador(es) usó la MMC. Fueron originalmente programados en Ada. No sé qué están usando actualmente, pero C++ no me sorprendería.

Lo que fue históricamente único sobre el F-16 fue que fue el primer uso en un avión de producción de un sistema de control puramente Fly-By-Wire sin una ruta de respaldo de enlace de control mecánico/hidráulico.

Pero preguntar qué CPU usaba ese sistema Fly-By-Wire sería un error: la versión original era analógica .

Solo en la serie Block 40 se reemplazó el sistema FBW analógico por uno digital.

Entonces, sí, los aviones han sido durante algún tiempo una interacción compleja de múltiples sistemas electrónicos, y es probable que haya computación digital para un propósito u otro a lo largo del vuelo desde el principio, si no desde el principio. Pero esta primera instancia de producción de electrónica que se encontraba en el centro de los controles de vuelo reales entre el piloto y las superficies de control , fue un sistema analógico que luego fue reemplazado por uno digital.