Controlando un nodo de 300V con 5V desde un microcontrolador
diverge
El objetivo es impulsar una carga de 47k que requiera al menos 5mA de corriente. El diseño es como se muestra, con valores FET que coinciden con su número de pieza:
Una simulación LTSpice (con dispositivos pmos y nmos genéricos) demuestra que, idealmente, el circuito debería comportarse de la siguiente manera cuando V1 pasa de 0 V a 8 V:
Actualmente, el voltaje a través de la resistencia permanece en 300 V incluso cuando la entrada es 0 V. Cambié los pmos y mantiene el nodo en 0V pero no responde a una entrada de 5V de V1.
No estoy seguro de qué valores deberían tener R1 y R2, originalmente ambos eran de 100 kOhm, o si hay algo que dañe los pmos que no he considerado. No he trabajado antes con voltajes tan altos y originalmente este circuito fue diseñado para 5V (con R1=1k y R2=10k).
Respuestas (1)
Andy alias
No estoy seguro de qué valores deberían tener R1 y R2
El FET del canal P tiene un voltaje de fuente de puerta máximo de +/- 20 V, por lo que actualmente con los valores de resistencia como se muestra, obtendrá 50 V y morirá. Tal vez una apuesta más segura es colocar un zener de 12 V en R2 para restringir este voltaje bajo valores cambiantes de R1, pero no reduzca R1 por debajo de 100k. 100k necesita un paquete con clasificación 1W5: 300 x 300/100k = 0,9 W.
También estaría tentado a poner algo así como 100 ohmios en serie con el drenaje del canal P para limitar la corriente en caso de que tenga la resistencia de carga de 47k a cierta distancia de ese FET.
Cómo dimensionar transistores CMOS
¿Qué sucede cuando los transistores se intercambian en CMOS?
¿Por qué el tiempo de caída de CMOS es más rápido que el tiempo de subida?
Efecto del aumento de fugas de PMOS en la configuración del inversor invertido
¿Por qué usamos un CMOS para invertir un circuito cuando el PMOS ya lo logra?
¿Cómo puede PMOS eliminar el efecto corporal pero NMOS no?
Crear un circuito CMOS a partir de una función lógica [duplicar]
¿PMOS transportando más corriente que NMOS?
NMOS: qué forma exactamente la capa de inversión
¿Por qué no cambiar inversores adicionales con MOSFET opuestos en la puerta CMOS XOR?
diverge
Andy alias