Terminales MOSFET en diseño
hacker804
Actualmente estoy haciendo diseños en CMOS VLSI Design y he llegado a dibujar diagramas de barras. El esquema de la puerta NAND de 2 entradas se muestra a continuación. Al dibujar los diseños, tengo problemas para decidir entre los terminales de fuente (S) y drenaje (D) del MOSFET. Quería preguntar si estos terminales son intercambiables o no. Si es así, ¿los dos diseños que se muestran a continuación son funcionalmente idénticos?
Respuestas (2)
harry svensson
En ambos diseños
Ambos son " funcionalmente idénticos ".
Creo que son intercambiables. Aunque su diseño inferior podría necesitar un cuidado adicional con respecto a la impedancia de salida de los dos PMOS.
Personalmente, preferiría su diseño superior debido a que es más simétrico, en cuanto a la conexión.
Solo una cosa extra quisquillosa. En su diseño superior tiene el conectado a su NMOS en el lado izquierdo mientras que la salida está claramente en el lado derecho. Sería mejor si lo conectara en el lado derecho como en su diseño inferior, lo más cerca posible de la salida.
Diseñé ASIC en la universidad a la que asistí, pero nunca fue más allá de simular en Cadence, por lo que no tengo una visión profesional/experta sobre el tema. Dicho esto... el diseño inferior tiene una inductancia más baja, probablemente importará en entornos de GHz. Dependiendo de su diseño, es posible que desee utilizar también un esquema de lógica dinámica .
RoyC
La fuente y el drenaje son intercambiables en las tecnologías de lógica cmos, por lo que su lógica es idéntica en los dos ejemplos que ha dado.
El silicio "a granel" debajo del transistor está conectado a VDD o VSS independientemente de los transistores.
En este diagrama, el sustrato p a granel está conectado a VSS a través de la región p+ de la izquierda. Ahora cualquiera de las n+ regiones se puede utilizar como fuente. En este ejemplo se usa el de la mano izquierda pero se puede cambiar a la derecha.
Diferencias precisas entre los procesos DRAM y CMOS
Capacidad y rendimiento de MOS
¿Por qué el oscilador de anillo muestra un gráfico irregular?
¿Cómo obtener un modelo SPICE de transistor CMOS?
Circuito general CMOS
Puertas lógicas CMOS XOR
¿Se puede usar una puerta NOT para lograr un cambio de fase de 180 grados?
¿Por qué los diseños basados en pestillos no son comunes en estos días?
¿Primer chip con 1000 o más transistores?
Equivalente de Thevenin de nmos
analogsystemsrf