Las puertas lógicas como AND, OR, NOT, etc. a menudo vienen empaquetadas como matrices en los circuitos integrados. A veces, no todas las puertas se utilizan en un proyecto. Me gustaría saber cómo se deben conectar las puertas restantes no utilizadas para lograr una influencia mínima en el sistema (consumo de energía, interferencia) en función de qué tecnología (CMOS, TTL,...) se utiliza.
Mi aplicación utiliza un inversor hexadecimal basado en CMOS (CD4069) y la documentación no proporciona esta información.
Nota: No se trata de varias entradas a una sola puerta lógica. En este caso, la conexión de los pines no utilizados sería la consecuencia de mantener la puerta en funcionamiento.
Como ya han dicho otros (seré un poco más elaborado), los pines de entrada CMOS no utilizados nunca deben desconectarse, porque tienden a flotar hacia la región peligrosa que se encuentra en el medio entre VDD y GND. El pin de entrada invariablemente está conectado a las puertas de otro par de MOS complementarios, y los parámetros del proceso a menudo se optimizan para el rendimiento, de modo que tanto el lado alto como el lado bajo comenzarán a conducir un poco antes que en el punto medio exacto. Entonces, en esta "área gris media", tanto el FET del lado alto como el del lado bajo conducirán algo de electricidad, lo que resulta en el consumo de corriente o, en algunos casos, incluso en la oscilación si hay una ruta de retroalimentación positiva en algún lugar.
El caso más fácil y eléctricamente el caso más estable es conectar a tierra todas las entradas CMOS no utilizadas. Pero en los microcontroladores esto puede ser un poco peligroso, porque el software puede usar pines como entradas o salidas. Una actualización de software podría generar una salida desde un pin que no se haya utilizado anteriormente. En este caso, la opción más segura es usar resistencias desplegables separadas para cada pin. Si eso es demasiado costoso debido a la cantidad de resistencias y el espacio de PCB necesario, también puede conectar un grupo de pines adyacentes y bajarlos con una sola resistencia desplegable. En ese caso, el consumo de corriente adicional causado por el cambio de software inesperado no suele ser un problema tan grande.
En su caso específico de usar un inversor hexagonal, existe otra posibilidad, que se usa a menudo. Puede conectar las entradas y salidas del inversor no utilizadas junto con algún inversor, que se utiliza en el sistema: conecte varios inversores en paralelo. Esto se hace a menudo para aumentar la capacidad de accionamiento y, por lo tanto, la velocidad del inversor, especialmente cuando se accionan grandes cargas de compuerta MOSFET.
Para CMOS, ate las entradas altas o bajas. No los deje flotando ya que estarán en un estado indefinido y susceptibles a influencias externas y pueden causar un alto consumo de corriente u oscilación. No debería haber una diferencia apreciable si los vincula alto o bajo para una puerta lógica estándar, siempre que estén vinculados en algún lugar. Para TTL, átelos alto o déjelos flotando. Deje las salidas desconectadas.
Por lo general, desea conectar entradas de puerta lógica no utilizadas a VSS o VDD.
En su caso, esto es exactamente lo que quiere hacer, y dado que es un inversor, la elección aquí realmente no importa.
La documentación que tiene proporciona esta información (figura 17, página 3-182).
Grebu