Comprender una puerta lógica CMOS con detalles extraños
usuario4838962
Estoy tratando de entender qué lógica implementa la siguiente puerta CMOS.
En comparación con la siguiente puerta CMOS NAND , siento que la puerta lógica anterior podría ser una puerta NOR , no estoy seguro. Mi problema es que hay algunos detalles adicionales en la puerta CMOS anterior con los que no estoy familiarizado, como Via o Poly contact . También asumo que Metal 2 es la salida, pero no entiendo por qué Metal 2 (salida) está directamente conectado a Metal 1 (drenaje/fuente) con Poly contact . Me pregunto si alguien puede explicar por qué.
Respuestas (1)
vrleboss
Tienes razón. Es una puerta NOR. Pero el diseño es extremadamente confuso.
Vía generalmente se refiere al contacto entre capas de metal. Aquí este es el contacto entre Metal2 y Metal1. Por convención, los metales se numeran comenzando por el nivel más bajo primero (más cercano a los transistores/sustrato).
Los contactos de poli se refieren al contacto entre el metal de nivel más bajo [Metal1 aquí] y la capa de polisilicio Poly que forma la puerta de los transistores. Aquí estoy confundido por el diseño porque los contactos polivinílicos no aterrizan en ninguna capa polivinílica. Por lo tanto, aunque los contactos poli dibujados están conectados a Metal1, no se conectan a otras capas porque no están encima de Poli . Entonces podemos considerarlos como desconectados.
La traza Metal2 también es confusa porque se extiende a un contacto Poly no utilizado . Entonces parece que está haciendo contactos en 4 puntos, pero de hecho lo está haciendo solo en 2 (el cuadrado rojo en mi imagen editada).
Edité su imagen agregando el esquema de los transistores en azul y la ruta entre los transistores en rojo. Las vías/contactos activos están encerrados en un círculo rojo.
Así que el esquema resultante del circuito es el siguiente:
simular este circuito : esquema creado con CircuitLab
Ese es el esquema de una puerta NOR.
¿Por qué CMOS no puede estar hecho simplemente de MOSFET de modo de mejora de tipo n y MOSFET de modo de agotamiento de tipo n?
¿Por qué siempre implementamos el complementario de la expresión booleana cuando diseñamos un circuito CMOS?
CMOS (incorrecto) O puerta con 4 transistores
Efectos de la capacitancia de entrada en el retardo de propagación (con análisis de esfuerzo lógico)
¿Qué tiene de malo esta puerta XOR construida con cuatro transistores?
Prevenir la corriente del emisor base del transistor NPN
Salidas de colector abierto con puertas lógicas que provocan un escenario de bucle infinito
Transistores CMOS con fines educativos
Cómo dimensionar transistores CMOS
Lógica dinámica: dimensionamiento de transistores