¿Por qué siempre implementamos el complementario de la expresión booleana cuando diseñamos un circuito CMOS?

Soy nuevo en la implementación de expresiones booleanas en formato CMOS, y entiendo que la "C" en CMOS significa "Complementario", por lo que es un circuito inversor.

Lo que no entiendo es: Todos los tutoriales dicen que si quieres diseñar una puerta "AND" tienes que colocar los transistores en serie si son nMOS y en paralelo si son pMOS . ¿Porqué es eso?

¿Por qué no podemos simplemente decir "para la puerta AND: coloque el nMOS en paralelo y el pMOS en serie" para que podamos implementar las funciones directamente, sin necesidad de un inversor antes de la salida?

¿Eso crearía algún problema que aún no he encontrado?

Tenía un circuito sumador completo CMOS del que tenía que extraer la expresión booleana y noté que la expresión que estaba extrayendo era correcta de acuerdo con las reglas de implementación antes mencionadas, pero luego noté el inversor antes de la salida y me confundí. ¿Hay alguna razón lógica para que las reglas sean así?

EDITAR: en la imagen de abajo, la operación OR en nMOS corresponde a colocar los transistores en paralelo. Lo contrario es cierto para pMOS. Mi pregunta es, ¿por qué tuvimos que implementar la función inversa? ¿No podríamos haber hecho el circuito directamente, usando la función original e invirtiendo las "reglas" sobre OR correspondientes a nMOS en paralelo (haciéndolas "nMOS corresponde a nMOS en serie" en su lugar)?

La función implementada es !Z. ¿Por qué no directamente Z?

(enlace del video donde obtuve la captura de pantalla anterior: https://www.youtube.com/watch?v=7XEUB_dTaK0 )

Un esquema es mejor que las palabras. Puede agregar uno usando el botón CircuitLab en la barra de herramientas del editor. Haga doble clic en un componente para editar sus propiedades. 'R' = rotar, 'H' = voltear horizontalmente. 'V' = giro vertical. Tenga en cuenta que cuando usa el botón CircuitLab en la barra de herramientas del editor y "Guardar e insertar" en el editor, se guarda un esquema editable en su publicación. Eso nos facilita copiar y editar nuestras respuestas. No necesita una cuenta de CircuitLab, ni capturas de pantalla, ni carga de imágenes, ni cuadrícula de fondo.
Why can't we say "for AND gate: place the nMOS in parallel and the pMOS in series" so that we'll be able to implement the functions directly, without need of an inverter before the output?----- NO, porque eso no va a ser A . B , será A ′ . B ′ en cambio. Dibujar y analizar....
pero habremos quitado el inversor. ¿Eso no lo convertirá en AB de nuevo?
@mltsd Creo que está demasiado concentrado en el álgebra booleana y está usando ideas erróneas que son difíciles de verificar ya que está en forma de ecuación. Siéntate y dibuja una tabla de verdad de una puerta AND u OR. Luego intercambie series paralelas <-> y dibuje la tabla de verdad nuevamente. Debería encontrar que hacerlo cambia la operación pero la inversión de las entradas permanece (al menos eso es lo que encontré a menos que cometiera un error).
@DKNguyen he entendido dónde me estaba confundiendo. Estaba mirando nMOSFET en serie y traduciéndolos a una operación AND cuando es una NAND. Debe haber visto eso en alguna parte y se confundió.

Respuestas (3)

En CMOS (como en la mayoría de las familias lógicas) siempre queremos evitar cortocircuitar la fuente de alimentación a tierra.

Entonces, digamos que tiene una puerta NAND que se ve así:ingrese la descripción de la imagen aquí

Necesitamos asegurarnos de que si el camino de Z a tierra está encendido, entonces el camino de Z a Vdd debe estar apagado.

Entonces, para que haya un camino de Z a tierra, tanto N1 como N2 deben estar ENCENDIDOS. Para que eso suceda, tanto A como B deben ser ALTOS. Pero si tanto A como B son altos, entonces P1 y P2 están cortados. Entonces, no hay camino a través de ellos.

También debemos asegurarnos de que si la ruta de Z a Vdd está activada, entonces la ruta de Z a tierra debe estar desactivada.

Entonces, para que haya una ruta de Z a Vdd, P1 o P2 deben estar activados. Para eso, A o B (o ambos) deben ser BAJOS. Si A es bajo, entonces N2 está cortado. Si B es bajo, entonces N1 está cortado.

Como sugirió la respuesta anterior, el "complementario" en CMOS se refiere a los dispositivos. Pero, de hecho, en puertas estáticas, los subcircuitos pull-up (dispositivo P) y pull-down (dispositivo N) deben ser complementarios.

La regla es: dado un circuito desplegable descrito por una red en serie-paralelo: a) Para dos nodos cualesquiera separados por dos dispositivos en serie, transforme el subcircuito en los mismos dos nodos conectados por dos dispositivos en paralelo. b) Para cualesquiera dos nodos separados por dos dispositivos en paralelo, transforme el subcircuito en los mismos dos nodos conectados por dos dispositivos en serie.

Entonces, la red P es siempre el "dual" en serie/paralelo de la red N. Eso asegurará que no importa qué combinación de entrada llegue, la pila nunca cortará la alimentación y la tierra.

Gracias, mi principal punto de confusión fue que algunas personas colocaron transistores nMOS en serie y dijeron que esa era una operación AND. Ahora veo que en CMOS estamos trabajando con NAND y NOR.
Ahhh.... No se equivocaron. Estaban usando AND en el sentido de que la ecuación desplegable era A AND B . Hay una cierta consistencia en esto.

Complementario no significa que haya un circuito inversor.

Medios complementarios, hay transistores NMOS y PMOS, ya que la lógica que existía antes de que CMOS tuviera solo transistores NMOS.

En un circuito CMOS, los transistores NMOS pueden tirar fuertemente hacia abajo y los transistores PMOS pueden tirar fuertemente hacia arriba.

Gracias, había malinterpretado el significado de la palabra.

El "complementario" en CMOS se refiere al proceso de fabricación de transistores de efecto de campo que utiliza pares complementarios y simétricos de MOSFET tipo p y tipo n para funciones lógicas. (Esto es en lugar de todos los transistores de tipo p o de tipo n).

Si puede publicar un esquema de sus circuitos en serie y en paralelo, también podemos abordarlos.

¿Por qué siempre implementamos el complementario de la expresión booleana cuando diseñamos un circuito CMOS?
RespuestasAquíPolítica de privacidad1y, 0v