Circuito MOS para potencia de circuito RC

Actualmente estoy trabajando en un circuito donde leemos el tiempo que tarda un capacitor en cargarse dependiendo de la carga. Me gustaría saber cuál es el propósito de la primera etapa con Q1 y Q2. También tengo un problema con Q2. El transistor siempre está encendido, incluso cuando Vin es 0V.ingrese la descripción de la imagen aquí

Q1 y Q2 deben estar ambos apagados cuando la entrada es un "0" lógico. Cuando la entrada = "1", Cap cargará hasta 5V. Pero no hay forma de descargar la tapa y repetir la prueba, aparte de restablecer Vdd y esperar a que se descargue. La próxima vez define las especificaciones.

Respuestas (1)

Q1 y la resistencia de 1K están principalmente ahí en caso V d d > V i norte H I .

El PMOS, Q2, requiere:

  • V gramo s 0 apagar
  • V gramo s < 0 encender

En otras palabras, mueva la puerta a LO para encenderla y llévela a HI para apagarla.

Pero hay dos problemas si intenta conducir la puerta de Q2 directamente con Vin mientras V d d > V i norte H I :

  • Vin no puede empujar la puerta de la puerta lo suficientemente alto como para V gramo s = 0 entonces el PMOS se apaga.
  • Q2 tiene límites a cuánto |Vgs| se puede aplicar antes de que vuele la puerta. Entonces, cuando Vin baja la puerta, podría exceder los Vg máximos porque V gramo = 0 V y V s = V d d , entonces V gramo s = 0 V V d d .

El primer problema se puede solucionar vinculando la compuerta de Q2 a una resistencia de tracción de modo que, si se deja flotando, la compuerta se vincula a Vdd para que Vgs = 0V y Q2 se apague, y luego conduciéndola con una salida de drenaje abierto. Aquí es donde entra Q1. Convierte la salida Vin push-pull en una salida de drenaje abierto.

El segundo problema es no exceder el máximo |Vgs| cuando tiras de la puerta de Q2 a LO para encenderlo. Es más conveniente colocarlo en GND, pero si llevarlo a GND lo freiría, entonces debe limitar el voltaje de alguna manera. Puedes usar zeners, pero en este caso usan un divisor resistivo. Sin embargo, sus resistencias divisoras de 1K-100K tienen un tamaño inadecuado para esta tarea. Prácticamente lo estaría tirando a GND.

Si Vdd = V i norte H I podría conducir la puerta de Q2 directamente.


Además, sería más fácil intercambiar las posiciones de su condensador y su carga. De esa manera, ya no necesita un amplificador diferencial y podría usar un amplificador con referencia a tierra para medir el voltaje del capacitor.

Bueno, revisé el circuito, los pmos y nmos estaban cambiados. ups
@nigiroux Eso tiene sentido. No pude ver por qué su circuito estaba haciendo lo que dijo que estaba haciendo en el esquema.