Convertir un NMOS con terminal de sustrato en un PMOS

Algunos NMOS vienen con un terminal de sustrato/a granel/cuerpo, por lo que el "Voltaje de fuente" se refiere en la literatura al Voltaje de sustrato. Digamos entonces que cortocircuitamos la compuerta al desagüe y hacemos que el sustrato tome la entrada. Luego usaríamos esto en el mismo sesgo NMOS V_DS. El voltaje más alto irá con el drenaje y el voltaje más bajo con la fuente.

Bueno, ¿cuál es la diferencia ahora? Dado que los MOSFET de canal N necesitan un diferencial positivo de puerta a sustrato en relación con el umbral de voltaje para activarse, entonces, en esta configuración, cuando tiramos de la terminal del sustrato, en relación con el umbral, el NMOS se activa. Déjalo dentro del umbral o negativo (por encima de la puerta), no se activa. Sin embargo, efectivamente PMOS, en términos de física, los portadores de carga se mueven desde el lado con un voltaje más bajo (fuente), en lugar del más alto (drenador).

¿Hay un gran agujero en mi lógica aquí? ¿Hay alguna consideración práctica que no se haya mencionado?

Pregunto esto último porque ni siquiera estoy seguro de si conducir desde el lado del sustrato dará una Transconductancia decente y similar. Por lo general, se fabrica como un plano ancho en la parte posterior.

Sobre ese tema, ¿no hubiera sido mejor si también optimizáramos el sustrato para que podamos conectar una terminal allí y esperar un resultado simétrico como con la conducción desde la puerta? Entonces tendríamos un semiconductor monolítico/discreto de 2 puertos.

Una cosa es que el sustrato debe ser el terminal más negativo en un NMOS. De lo contrario, los diodos parásitos se polarizarán hacia adelante (malos).
En NMOS, creo que ese es el caso cuando el sustrato está conectado a la fuente. Por lo tanto, el sustrato de tipo P y la fuente de tipo N se conectan y no producen ningún efecto, pero el sustrato de tipo P no formará un diodo con el drenaje, que es de tipo N. La formación de un diodo no ocurrirá con mi configuración ya que la puerta está aislada.
Los diodos existen pase lo que pase, y vincular el sustrato a la fuente en realidad elimina el problema (en el lado de la fuente). La puerta que se aísla no tiene nada que ver con el diodo. Los diodos siempre existen porque el drenaje y la fuente tocan el sustrato P. Expliqué la situación en mi respuesta.
Oh, olvidé mencionar que el sustrato que ahora toma entrada debe desacoplarse con un capacitor. Tienes razón en eso, al menos.
Sin corriente lo suficientemente grande, no quema el dispositivo.
Con la fuente atada al cuerpo, esencialmente se convierte en un en.wikipedia.org/wiki/Common_gate Pero, no exactamente un PMOS.
"Con la fuente atada al cuerpo", por "fuente", te refieres a "drenar", ¿verdad? Si eso es lo que quieres decir, entonces una puerta común no tiene otro terminal llamado "sustrato", ¿verdad?
Cada FET tiene la cuarta terminal. Pero la mayoría de las veces se vincula intencionalmente a la fuente durante la fabricación. Esto se representa en los símbolos FET normales, que muestran la fuente y el cuerpo en cortocircuito. Si realiza cualquier diseño de IC, los símbolos tendrán 4 terminales.

Respuestas (1)

Primero, hay diodos en blanco y negro fuente y drenaje que conducen al sustrato. En un NMOS, están vinculados el 99,9 % del tiempo al voltaje más negativo y, en el caso de PMOS, al voltaje más positivo. Esto evita que se enciendan a menos que alguna señal sobrepase los rieles.

ingrese la descripción de la imagen aquí

Por lo tanto, le resultará difícil hacer que este sistema funcione, porque para apagar el FET necesitaría aumentar el voltaje del cuerpo (como un PMOS). Pero no puede aumentarlo más que el voltaje directo de los diodos o quemaría el dispositivo.

Necesitaría un voltaje de umbral muy pequeño para el FET y un Vf muy grande del diodo para considerar que esto funcione. Pero también hay otros problemas: convirtió una carga de puerta capacitiva para conducir a una carga resistiva / capacitiva (con SIGNIFICATIVAMENTE más límite).
Esperaría que esto también sea significativamente más lento.

Francamente, lo más revelador debería ser que nadie hace esto. La lógica única de NMOS era bastante común hace 20 o 30 años. Aquí, las cargas generalmente eran solo resistencias, por lo que las puertas quemaron mucha energía estática. Intentaron todo tipo de trucos hasta que finalmente apareció PMOS, pero nunca fue para usar un NMOS como ese.

EDITAR En uno de sus comentarios mencionó que estaba vinculando la fuente al cuerpo. En este caso, si tiene la puerta con un voltaje polarizado, está describiendo un amplificador de puerta común . En este caso estás a salvo. Entendí mal su uso en la respuesta inicial:

puerta común

Acerca de la carga de puerta capacitiva, eso se debe a que estamos tomando una parte NMOS existente y luego la convertimos en un PMOS. Como dije, no está optimizado para funcionar de esa manera. Pero si comenzamos a fabricarlos así en discretos o IC, entonces podemos deshacernos del aislamiento y conectarlo completamente al drenaje, como lo es una fuente al sustrato en un NMOS típico.
Otra cosa sobre la carga de la puerta capacitiva, es bueno que me hayas hecho pensar en eso. Podría haber algo de retroalimentación, ya que el terminal del sustrato controlará el flujo de corriente y, por lo tanto, el V_DS resultante. Este cambio en V_DS tendrá un desfase en el voltaje de la puerta (ya que está conectado al drenaje). Esto interferirá con la entrada que se coloca en el terminal del sustrato. Pero como dije, si los fabricamos más para este propósito, entonces no habría una capacitancia intencionalmente grande.
No. El aumento del tope se debe al hecho de que ahora está conduciendo el tope de la puerta (desde atrás), así como la fuente al volumen y el drenaje al tope del volumen; también a través de la conexión a granel de alta resistencia formando una red RC. Normalmente, la tapa de entrada es solo la tapa de la puerta. ¿Y a qué te refieres con quitar el aislamiento? Entonces no será un FET. Tiene algunos malentendidos, dibuje la pared inferior de todos los terminales, diodos, c y r y juegue con algunos números.
No, no estoy diciendo que controle el voltaje de la puerta al controlar el voltaje del sustrato a través de un capacitor de desacoplamiento. Simplemente conduzca el sustrato, así de simple, porque la diferencia de voltaje es todo lo que importa.
Acerca de quitar el aislamiento... Lo siento. Me refiero a quitar el aislamiento entre el desagüe y la puerta. Por la puerta, me refiero al silicio policristalino encima del óxido. Pero mantenga el aislamiento contra la región de agotamiento directamente debajo y hacia la fuente. .
@Majin_Boo: solo maneje el sustrato, así de simple, porque la diferencia de voltaje es todo lo que importa. ¿De qué crees que está compuesta la capacitancia del sustrato? Es la tapa de la puerta + todos los parásitos + el volumen-> fuente y drenaje. No puede simplemente elegir selectivamente algunas partes de un nodo para conducir. Si desea que el voltaje aumente en el sustrato, debe cargar/descargar todas las tapas asociadas con él. Entonces, dibuje el FET con todos los parásitos y esto quedará claro. Cuando mires el bulto verás todas estas tapas...
¿Cómo afectaría el uso de un sustrato aislante, por ejemplo, silicona en Saphire?
@RussellMcMahon: No estoy seguro, pero puedo suponer que: convertirá el contacto del sustrato en una 'puerta' trasera. Si este óxido de 'puerta' es o no lo suficientemente delgado como para inducir cualquier región de inversión significativa en el otro lado, es especulación. Además de eso, si mantiene la estructura general de FET, la resistencia del canal será muy grande, ya que debe viajar desde la fuente/drenaje, a través del bulto de alta resistencia hasta el canal (formado en el lado opuesto en comparación con el normal). En este punto, es posible que deba volver a evaluar sus prioridades porque, ¿cuál es el punto? Un PMOS hace mejor el trabajo
Convertir un NMOS con terminal de sustrato en un PMOS
RespuestasAquíPolítica de privacidad1y, 1v