¿Alguien tiene fotos de partes internas de computadoras de vuelo ELAC, FAC, SEC o Boeing 777?

Esta es una respuesta indirecta en el mejor de los casos, pero creo que obtendrás algo bueno de ella.

Definitivamente recomendaría que vea la serie de CuriousMarc en YouTube, donde él y un par de otras PYME restauran una computadora de guía Apollo original para que funcione. Podrías pensar "eso no es aviación civil, ¿por qué?", ​​pero el AGC fue el primer sistema fly-by-wire digital. Fue revolucionario tanto en términos de su uso de circuitos integrados de silicio como de sus efectos en la ingeniería de software. el AGC también fue la base para los primeros sistemas fly-by-wire instalados en aeronaves para vuelos atmosféricos.

La otra razón por la que recomendaría esto es porque tiene todo el corte y apagado eléctrico que parece estar esperando. Pasan mucho tiempo revisando los esquemas originales y realizando diagnósticos con la extensa colección personal de equipos de Marc para encontrar circuitos defectuosos individuales que requieran reparación. También tuvieron que encontrar formas de interconectar la computadora y emular los componentes faltantes, lo que implicó mucho diseño personalizado.

Seré honesto, creo que existe la posibilidad de que encuentres las computadoras modernas bastante aburridas en comparación si tu interés se limita a los circuitos y no incluye el software (no es fácil saberlo por la redacción de la pregunta). Esto es por dos razones:

• El AGC representa una época en la que los componentes atómicos de la computadora digital aún podían verse con los ojos y cortarse/soldarse a mano. Es casi seguro que ese no es el caso con las computadoras modernas, y también esperaría que la gran mayoría de las personas que trabajan directamente con el avión nunca hayan abierto una de las computadoras por este motivo. Están sellados (tal vez incluso a prueba de manipulaciones) y simplemente se reemplazan como una unidad y se envían de vuelta al OEM cuando se requiere algún trabajo invasivo.
• Una búsqueda rápida me informó que las computadoras A320 originales en realidad usaban derivados del Intel 8086 . Si está interesado en la microarquitectura x86 temprana (especialmente en configuraciones tolerantes a fallas), esto es interesante. Pero, si espera abrir la computadora y encontrar las leyes de control de vuelo implementadas en el hardware, se sentirá un poco decepcionado.

Un poco tarde pero tal vez te pueda ayudar.

Spoiler Elevator Computer se basa, en total, en cuatro CPU. Dos 80186 y dos 8086. Las computadoras Airbus en general, o al menos en el caso de las computadoras FBW, se basan en una arquitectura redundante. Constan de un canal de comando y monitoreo. Como su nombre lo indica, el canal COM procesa las leyes de control de vuelo y controla el servo. El canal MON procesa las leyes de control de vuelo, pero no hay servocontrol, sino que monitorea la posición de las superficies, es decir, los spoilers y, en caso de que ELAC falle, el THS y los elevadores.

Ahora algunos detalles: COM y MON están separados físicamente en la carcasa de la computadora. En el centro de la LRU hay cuatro ranuras donde se puede instalar un módulo PSU. Dos de ellos están usados. Un módulo PSU para COM y otro para MON. Las ranuras separan las tarjetas COM y MON. COM consta de tres placas: Main CPU 80186, Servo CPU 8086 y una placa Servo/IO. MON igual pero sin Servo/IO. Las placas de CPU son idénticas, no hay diferencia entre COM y MON. El software para la CPU principal se almacena en un OBRM (128 KByte), terminología de Airbus para un módulo ROM. Cuando vio imágenes externas de la SEC: los OBRM son los cartuchos etiquetados. Están conectados directamente a la placa de la CPU principal. El software para el 8086 se almacena en dos ROM con zócalo (64 KByte juntos) en la placa. Servo y Main se comunican a través de un ram de doble puerto. Servo gatos o más bien servo válvulas, los LVDT relacionados, etc., se conectan a través de relés ubicados en la CPU del servo y la E/S del servo. Para THS y ascensor, los relés COM y MON están en serie. Para spoilers, los relés están ubicados en Servo IO (si no recuerdo mal) y controlados por MON. Los relés pueden ser controlados por las CPU o Engage Logic. La lógica de activación es un conjunto de PLD con lógica básica implementada, que se hace cargo incluso cuando todas las CPU no funcionan. Por ejemplo, la CPU principal es monitoreada por un temporizador de vigilancia. Debe reiniciarse periódicamente, o activará la lógica de activación, que a su vez cambiará los relés. Creo que incluso el botón pulsador SEC en el panel superior está conectado a la lógica de activación y la pequeña luz que se iluminará en caso de falla. La salida de Arinc429 la realizan en parte las CPU, generan cuatro bytes con datos y etiquetas incluidos por software, y luego introdúzcalo en un PLD byte tras byte, que luego hace paridad y conversión paralela a serie más adaptación arinc (codificación RZ). Un PLD de transmisión está instalado en Main y otro en Servo. Main envía datos al FCDC y Servo debe procesar la salida al canal opuesto (Arinc429 Cross Talk Bus). La entrada de Arinc es administrada por un conjunto de PLD en la placa de la CPU principal. Validan los datos y los cargan en un ram de doble puerto. ¡No es la misma RAM de doble puerto que se mencionó anteriormente para la comunicación del servo principal! El software del "controlador de hardware" en Main carga byte tras byte desde la memoria RAM de doble puerto a su propia memoria RAM y realiza el desempaquetado final. (principalmente, solo unos pocos cambios de bit en el caso de datos aéreos, etc., y cambios más enmascaramiento en el caso de palabras discretas donde cada bit representa un estado) Para los circuitos de adaptación de E/S discretas, se utilizan (niveles de voltaje cambiantes) y luego las entradas se multiplexan en el Bit 16 del bus de datos x86. Salida igual al revés. Todo el hardware relacionado con el servo se encuentra en la placa Servo CPU y Servo IO. Las señales LVDT y RVDT se demodulan en hardware y luego el 8086 las lee a través de un ADC de integración "diy". El 80186 procesa la entrada analógica de los potenciómetros como la palanca lateral, la palanca de empuje y la palanca del freno de velocidad. Se multiplexan en un solo ADC. En la placa Servo IO se utilizan amplificadores operacionales para conducir y regular la corriente comandada por el 8086 a través de las servo válvulas. Un conjunto de cuatro DAC duales impulsan los amplificadores operacionales.

Tal vez olvidé algo, pero al principio, eso debería ser mucha información. Básicamente, la SEC es "solo" una gran MCU de construcción discreta, o digamos dos MCU (COM y MON). Espero poder ayudar...

Simón