Esta es una pregunta simple para la que no he podido encontrar una respuesta.
Según mis notas, el retraso de propagación aumenta a medida que disminuye el voltaje de suministro. Si bien intuitivamente pensaría que disminuiría, esto se refleja, por ejemplo, en las características de este Epson ASIC. Me gustaría saber por qué sucede esto.
Gracias de antemano.
El retardo de propagación en un sistema CMOS es
Y el transistor polarizado activamente tendrá un
A medida que disminuye la fuente de alimentación:
Una vez se acerca a la luego, el transistor comienza a operar en la región del triodo y se ralentiza aún más (menor -> aún más bajo ).
La razón básica es que la corriente del mosfet de salida aumenta cuando aumenta el voltaje de la puerta, por lo que puede cargar/descargar la capacitancia de salida más rápido, más que compensar el hecho de que la capacitancia de salida se carga a un voltaje más alto. Un efecto secundario importante es que la potencia de conmutación también aumenta.
No todo en un circuito integrado escala linealmente con el voltaje de suministro. Algunas cosas están fijadas por el proceso de fabricación y no se escalan en absoluto, como las capacitancias de las puertas de transistores individuales y los voltajes de umbral, así como las resistividades de las capas de metal y silicio.
Dado que las corrientes operativas generalmente se reducen con el voltaje de suministro, las puertas y los cables de interconexión tardan más en cambiar como resultado.
phil escarcha
marcador de posición
phil escarcha
phil escarcha
marcador de posición
HKOB