Sustitución del oscilador del reloj, pregunta de fluctuación (DAC de audio)

Lee esto .

• "DSC1001 es un oscilador CMOS basado en MEMS de silicio que ofrece un excelente rendimiento de fluctuación y estabilidad"

Olvídalo. Es un oscilador MEMS, no un XO, por lo que el ruido de fase de la banda de audio será terrible. Solo especifica la fluctuación de ciclo a ciclo, no la fluctuación de período, que es reveladora.

• FOX XPresso utiliza un PLL fraccional interno.

Esto es increíble, porque en realidad solo tienen un modelo en stock y se puede programar en la fábrica para dar cualquier frecuencia que desees... pero el gráfico de ruido de fase no es tan bonito como un XO real.

• Crystek C3XX especifica "Jitter RMS: 12 kHz~80 MHz", que es una especificación mucho más útil que ciclo a ciclo.

Es la fluctuación RMS basada en el ruido de fase integrado en el ancho de banda especificado. Desafortunadamente, para el audio necesitaría una especificación inferior a 12k, pero es un comienzo.

• El Kyocera tiene especificaciones similares, pero también dan ruido de fase dependiendo de la frecuencia.

Entonces puede ingresar los valores en una herramienta de conversión para tener una idea de su fluctuación RMS sobre la banda de audio. Desafortunadamente, dado que Crystek no brinda los valores de ruido de fase, no puede comparar los dos.

Entre tu lista, entonces voto por Kyocera o Crystek.

Me pondré mi sombrero de audiófilo por un segundo: hicimos algunas pruebas a ciegas en relojes enlatados de $ 1-2, y escuchamos bastante diferencia entre ellos. XPresso fue uno de los peores. Mi favorito es Vectron VCC1, que no está disponible en su frecuencia. Los resultados se correlacionan con el ruido de fase/inestabilidad que también midí. No se realizaron pruebas en relojes caros, esto fue solo un experimento divertido, y no soy lo suficientemente audiófilo como para usar un reloj que vale 20 veces más que el chip dac, ¡muchas gracias!

Ahora, como señaló analogsystemsrf (él sabe de lo que está hablando)...

• El ruido de suministro en su oscilador moverá su frecuencia. En términos de ruido de fase, esto significa que el oscilador integra el ruido de suministro en el ruido de fase. Por lo tanto, un suministro ruidoso destruirá el rendimiento del ruido de fase de baja frecuencia (es decir, el audio). Así que, por favor, no alimente la maldita cosa desde el riel 3V3 de su MCU, quiero decir, al menos, invierta $ 1.5 en un ADP151 o un LP2985, perlas de ferrita y algunas tapas ...

• El ruido captado en el seguimiento del reloj (o GND, siempre tenga en cuenta el GND) entre el reloj y el DAC también cuenta, pero no está integrado, por lo tanto, los problemas son más fáciles de evitar a menos que su diseño sea criminalmente malo (como ningún plano de tierra continuo debajo de todo). las cosas de alta velocidad... o el reloj pasa por un cable plano al lado de la línea de DATOS... gran diafonía... o hay un conmutador en las cercanías).

• El ruido en DAC DVCC modula su umbral de voltaje de puerta de entrada de reloj y también agrega fluctuación, así que no lo conecte a ciegas a un DVCC ruidoso...

Además, si usa un sigma delta DAC, la fluctuación de alta frecuencia también es importante: el modelador de ruido hace un gran esfuerzo para llevar el ruido de cuantificación a HF ... y luego la fluctuación del reloj HF puede devolver ese ruido a la banda de audio.

Tenga en cuenta que muchas otras cosas además del jitter influyen en el rendimiento del dac, pero un jitter razonablemente bajo es sorprendentemente fácil de lograr, por lo que no hay razón para arruinarlo: buen diseño, buena conexión a tierra, suministros limpios... y el resto del diseño. también se beneficia de esto.

(Por "razonablemente" quiero decir... ya sabes, razonablemente bajo, no hasta los niveles de bullshitium)

En la reconstrucción de audio, todo el jitter termina (doblado) en el ancho de banda de la mitad del reloj de reconstrucción. Los tonos (por ejemplo, 60 Hz, 120 Hz o 2 MHz SwitchRg VDD basura en el poder del oscilador, o FPGA VDDringing a 300 MHz que se acopla magnéticamente a los bordes del oscilador) todos terminan en el ancho de banda de la mitad del reloj de reconstrucción.

Supongamos que Fclk es de 50 KHz, con un período de 20 uS, o 20 000 nanosegundos o 20 000 000 picosegundos. Para un jitter de 1 ppm, necesita aproximadamente 20 picosegundos de jitter. Estoy ignorando un factor de PI en estas matemáticas.

Suponga que su generador de reloj produce una onda cuadrada con una tasa de borde de 1 voltio/nanosegundo. ¿Qué amplitud de basura se puede tolerar en el borde, específicamente cerca del cruce por cero o el umbral de conmutación lógica?

Tj = Vruido/SlewRate, por lo tanto Vnoise = Tj * SlewRate

El Vruido permitido es 20pS * 1 billón de voltios/segundo = 20e-12 * 1e+9 = 20e-3

Su presupuesto es de 0,02 voltios de basura total acoplada a ese borde. En CUALQUIER punto hasta los bordes de conmutación del DAC de reconstrucción dentro del TI DAC.

editar

Tenga en cuenta el requisito de 1 billón de voltios/segundo de velocidad de giro en la señal del reloj. ¿Es eso fácil de encontrar? No. Examinemos un oscilador de cristal de 10 MHz con una amplitud de 2 voltios PP. La velocidad de respuesta es 10MHz * 1 * pi * (2voltpp/2) = 63 voltios/microsegundo. Nuestro Slewrate se redujo de 1 billón a 63 millones, por lo que el ruido también debe disminuir, de 0,02 voltios a 0,02 * 63/1000 = 0,02 * 0,063 = 0,0012 voltios, o 1200 microvoltios de ruido.

Por lo tanto, el circuito, que convierte la sinusoide de 10 MHz en una onda cuadrada de 10 MHz, solo puede tolerar un ruido de 1200 microvoltios en el suministro de VDD. (la mayoría de los schmidt tienen un rechazo de fuente de alimentación deficiente de 0dB o 6dB; supondremos 0dB)

¿Está atento al VDD en el circuito interno que tiene la función de amplificar/cuadrar la onda sinusoidal de cristal?

Dado que aquí solo se trata de audio, puede ignorar con seguridad las especificaciones de fluctuación. Todos estos tienen fluctuaciones del orden de unas pocas a unas pocas docenas de picosegundos, que es mucho, mucho mejor de lo que cualquier aplicación de audio debería necesitar.

Primero debe averiguar cuál es el requisito de fluctuación del reloj de entrada de la hoja de datos DAC de TI o de la llamada telefónica de fábrica. Luego, intente encontrar un oscilador que pueda alcanzarlo.

De acuerdo con el estándar de la Audio Engineering Society (AES) [1], querrá analizar la "inestabilidad de la banda base" de 100 Hz a 40 kHz. Esto puede interpretarse básicamente como ruido de fase en frecuencias compensadas de 100 Hz a 40 kHz. Cuanto menor sea el ruido de fase, mejor (pero recuerde, solo le importa ese rango de frecuencia de compensación, así que no pague por más rendimiento del que necesita).

Una complicación es que el DAC puede pasar su reloj a través de un PLL interno. Si es así, le gustaría conocer la función de transferencia de fluctuación de ese PLL y modelar su efecto en el ruido de fase (por ejemplo, usando una calculadora de ruido de fase en línea, como https://www.jitterlabs.com/support/calculators ).

Como aprendió, cada fabricante de reloj informa sobre el ruido de fase/jitter de manera diferente. Por lo tanto, es muy difícil comparar hojas de datos. Puede solicitar al fabricante del reloj que realice mediciones personalizadas para su aplicación, o comprar muestras y realizar sus propias mediciones, o subcontratarlas a un laboratorio independiente.

[1] "Documento de información AES para mediciones de audio digital: especificaciones de rendimiento de fluctuación de fase", AES-12id-2006 (r2011), impreso el 15/10/2011 por Audio Engineering Society, Inc.