Sesgo de divisor de voltaje rígido para un seguidor de emisor

A continuación se muestra un seguidor de emisor acoplado en CA con polarización de base proporcionada por un divisor de voltaje. Tengo un pequeño problema con la forma en que se eligen los valores de resistencia para la polarización en el ejemplo de diseño proporcionado en El arte de la electrónica (pág. 70). He incluido los pasos de diseño dados en el libro hasta ese momento.

ingrese la descripción de la imagen aquí

Paso 1. Elija VE. Para obtener la oscilación simétrica más grande posible sin recorte, VE = 0,5 Vcc o +7,5 voltios.
Paso 2. Elija RE. Para una corriente de reposo de 1mA, RE = 7,5k.
Paso 3. Elija Rl y R 2 . VB es VE+ 0,6 u 8,1 voltios. Esto determina la relación de R1 a R2 como 1:1,17. El criterio de carga anterior requiere que la resistencia paralela de Rl y R2 sea de aproximadamente 75k o menos (una décima parte de 7,5k por hFE). Los valores estándar adecuados son R1 = 130k, R2 = 150k.

En el paso tres, dice que el equivalente de Thevenin del divisor de voltaje utilizado (R1//R2) debe ser al menos diez veces menor que la resistencia aparente de la resistencia de carga RE (RE * hFE). Sin embargo, creo que en lugar del equivalente de Thevenin, solo deberíamos considerar R2, ya que R2 está efectivamente en paralelo con la resistencia de carga * hFE. Si no lo hacemos, ¿no será demasiado grande el efecto de carga en el divisor de voltaje?

Respuestas (5)

Al mirar el terminal base, vemos el equivalente de una resistencia de valor Re *hfe, por lo que si hfe es 200, parece una resistencia de 1,5 M a tierra.

Están diciendo que podemos ignorar eso si R1 || R2 << (Re * hfe), donde consideran que un orden de magnitud está lo suficientemente cerca, por lo que una reducción en la oscilación de Vcc/20 se considera insignificante. No hay nada que le impida corregir un poco la relación para tener en cuenta la vida típica, pero cuando se escribió AoE, las resistencias del 5% eran mucho más baratas que el 1% y no importaba tanto.

Ahí es donde estoy confundido. Como vemos una resistencia de RE *hfe mirando hacia la base, esa resistencia estaría en paralelo con la resistencia R2. Dado que R2 es 150k y la resistencia equivalente es 750k (hfe = 100), ¿eso no cargaría el divisor?
Sí, sin embargo, el equivalente de Thevenin del divisor es más como 70K, solo lo carga un poco. Recuerde que, al mirar hacia atrás desde la base, vemos una fuente de ~8,1 V con una resistencia de fuente de R1||R2, por lo que una carga de 750 K reduce eso en menos de un voltio. Eso se considera 'suficientemente bueno' aquí.
Ah entiendo Cuando consideramos la resistencia reflejada de 750K, también debemos considerar la caída de voltaje VBE, ¿verdad? Entonces, ¿eso no reduciría aún más el voltaje real visto en el emisor?
@Ammar Sí, eso es correcto. Es más como la resistencia reflejada a una fuente de voltaje de Vbe en lugar de tierra para ser más precisos. Si está mirando la carga de señal pequeña, ignore Vbe ya que es bastante constante.
@Ammar: Muchas respuestas y muchos comentarios. Sin embargo, no estoy muy seguro de si lo siguiente ya se indicó claramente: la resistencia de entrada en la base es r1 = rbe + beta Re (o: r1 = hie + hfe Re). Eso significa: La resistencia de entrada general de todo el circuito es r,in=r1||R1||R2. Esa es toda la historia. La pregunta de por qué el circuito divisor debería proporcionar un voltaje "rígido" fue respondida en mi respuesta detallada.
@LvW Como Ammar ha observado correctamente, r1||R1||R2 no es toda la historia ya que r1 no está realmente en paralelo, hay una caída de Vbe allí. Es solo en paralelo en la aproximación de pequeña señal. En este caso, estamos hablando de menos del 1 % de efecto en el sesgo (10 % de 10 %), pero creo que es un pensamiento descuidado, especialmente para un principiante, ignorarlo por completo.
El concepto de la resistencia de entrada del circuito tiene sentido. Con lo que estoy lidiando es con el efecto sobre el voltaje de polarización VE. Para nuestro equivalente de Thevenin, tenemos una fuente de 8,1 V con una resistencia de fuente de R1||R2 (70K) y la carga reflejada es de 750K. Por lo tanto, perdemos ~0.7V allí debido a la resistencia de la fuente. Luego hay una pérdida adicional de una caída de diodo. El diseño ignora la primera pérdida ya que la carga es al menos 10 veces mayor. ¿Quizás estoy siendo demasiado preciso al considerar la pérdida debida a la resistencia de la fuente? Realmente aprecio tu ayuda.
Si eso es correcto. Ignoran la pérdida debida a la resistencia de la fuente ya que no es muy grande. No se trata de optimizar el diseño, sino de acercarse razonablemente.
@Spehro Pefhany: En la contribución de Ammar veo el factor hfe, y este es un parámetro de señal pequeña. Por lo tanto, asumí que estamos hablando del comportamiento de pequeña señal del circuito. De lo contrario, no puede utilizar el factor hfe para calcular el valor "reflejado" de la resistencia del emisor. Y he considerado las propiedades resistivas del camino BE usando el parámetro hie. ¿Qué está faltando?
El cálculo de sesgo de @LvW obviamente no es una señal pequeña, pero sí, debería serlo β en lugar de vida. ;-)
Perdón por la confusion. El libro usa hfe para señal pequeña y hFE para ganancia de corriente continua. Menciona que el término beta se usa para ambos y que son aproximadamente iguales excepto en frecuencias altas, por lo que los usé incorrectamente de manera intercambiable.
Ammar - OK, tal vez hubo un malentendido. Lo siento por eso. Pero si está interesado en el papel de las resistencias solo en lo que respecta al comportamiento de CC (rigidez del potencial base, estabilización de temperatura debido a la retroalimentación de CC), me refiero a mi respuesta que se proporciona a continuación.

Primero permítanme comenzar con una versión parcial redibujada de su circuito, que podría ser suficiente para transmitir la idea:

esquemático

simular este circuito : esquema creado con CircuitLab

Tal vez eso hace que sea más fácil pensar en R1 y R2 en paralelo. Si no, sigue leyendo...

Olvídese del transistor por ahora, y considere solo un divisor de voltaje básico, conectado a alguna carga:

esquemático

simular este circuito

Digamos que queremos Vout = Vin/2, por lo que elegimos R1 y R2 para que cada uno sea 1kΩ. ¿Qué pasa si RL es 250Ω?

R2 y RL en paralelo son efectivamente:

R 2 | | R L = 1 1 / 1 k Ω + 1 / 250 Ω = 200 Ω

Por lo tanto, el comportamiento real que obtenemos del divisor de voltaje es:

V o tu t = R 2 | | R L R 1 + R 2 | | R L V i norte = 200 Ω 1 k Ω + 200 Ω V i norte = V i norte 6

Este no es el V o tu t = V i norte / 2 que queríamos. Se puede demostrar que lo que realmente obtuvimos fue equivalente al divisor de voltaje que queríamos ( V o tu t = V i norte / 2 ), en serie con el equivalente de Thévenin del divisor de tensión (que es R1||R2), en la carga:

esquemático

simular este circuito

Aquí vemos que este es solo otro divisor de voltaje, pero sin ninguna carga. Mira, obtenemos el mismo resultado:

V o tu t = V i norte 2 250 Ω 250 Ω + 500 Ω = V i norte 2 1 3 = V i norte 6

Por lo tanto, la regla general para los divisores de voltaje:

Para que el error debido a la carga sea insignificante, haga que la resistencia equivalente de Thévenin del divisor de voltaje sea al menos 10 veces más pequeña que la carga.

Cuando se sigue esta regla, la corriente en la carga es al menos 10 veces menor que la corriente en el divisor de voltaje, por lo que el error introducido será insignificante.

Ahora, su ejemplo de transistor es el mismo, pero la corriente en RE se reduce por un factor de h F mi . Entonces, RL es equivalente a R mi h F mi . De lo contrario, solo estamos siguiendo la regla empírica anterior sobre los divisores de voltaje.

No puede ignorar R1 porque toda la corriente a través de R2 o hacia la base también debe pasar por R1. Si reduce RE o R2, debe fluir más corriente a través de R1, por lo tanto, debe haber más voltaje en R1, lo que podría estropear su divisor de voltaje si el cambio es lo suficientemente grande. El truco consiste en hacer que el cambio en la corriente debido a las variaciones de RE sea insignificante en comparación con la corriente que ya pasa por R1.

Podría ver R2 en paralelo con su RL efectivo como la carga para R1, y calcular su divisor de voltaje en base a eso, pero debido a las amplias variaciones esperadas en h F mi , RL podría en la práctica variar mucho. Por lo tanto, desea diseñar el circuito para que sea muy insensible a tales variaciones.

R2 no está efectivamente en paralelo con RE. Está desacoplado en la medida de la hFE del transistor.

Ciertos cambios en el flujo de corriente en el emisor son un resultado directo del flujo de corriente en la base. Pero la idea que se describe es hacer que las resistencias base sean de un orden de magnitud más bajo que el RE efectivo reflejado de regreso a la base.

Dicho de otra manera, la corriente que fluye a través de R1 y R2 quiere ser un orden de magnitud mayor que la corriente base esperada. Esto es para que el punto de voltaje de polarización base no cambie demasiado.

La tarea de la resistencia del emisor Re es permitir la retroalimentación de voltaje controlada por corriente. Sin embargo, esto funciona solo en caso de que el voltaje de CC en el "otro lado" de la ruta BE se mantenga constante (independientemente de los cambios de temperatura, las tolerancias y otras incertidumbres).

Eso significa que se desea un potencial de base "rígido". Esto requeriría un divisor de tensión de muy baja resistividad. Sin embargo, debido a los aspectos del consumo de energía y para asegurar una impedancia de entrada aceptable (no demasiado baja), llegamos a una compensación que da como resultado la "regla general" mencionada: corriente a través de las resistencias aproximadamente 10 veces la corriente base.

Es sencillo * escribir la ecuación de polarización para este circuito usando KVL de la siguiente manera:

I C = V B B V B mi R 1 | | R 2 β + R mi α V B B V B mi R 1 | | R 2 β + R mi

dónde

V B B = V C C R 2 R 1 + R 2

Para la estabilidad del sesgo, queremos que el término más a la derecha en el denominador de la ecuación de sesgo sea grande en relación con el término más a la izquierda que depende de β .

En otras palabras, queremos

R mi 10 R 1 | | R 2 β

o, reorganizando,

R 1 | | R 2 β R mi 10

que corresponde al requisito en el paso 3.


Al escribir la ecuación de polarización de esta manera, se puede cuantificar (aproximadamente) la mejora en la estabilidad de la polarización frente a los cambios en el transistor. β .

Para R mi = 0 , la ecuación de sesgo produce

I C = β V B B V B mi R 1 | | R 2

De este modo

I C β = V B B V B mi R 1 | | R 2

Ahora deja

R mi = X R 1 | | R 2 β

y encontrar que

I C β = V B B V B mi R 1 | | R 2 1 1 + 2 X + X 2

Así, por ejemplo, duplicar β dobles I C Para el R mi = 0 caso pero, por X = 10 , I C aumenta solo por un factor de 2 121 , alrededor del 1,7%

Si, digamos, no deseáramos más de un 1% de aumento en I C por una duplicación de β , resolvemos la ecuación

1 + 2 X + X 2 = 200

cuyos rendimientos

X 13.2


*El circuito equivalente de Thevenin conectado a la base es:

V B B = V t h = V C C R 2 R 1 + R 2

R B B = R t h = R 1 | | R 2

Con este circuito equivalente, KVL alrededor del bucle base-emisor es:

V B B = I B R B B + V B mi + I mi R mi = I C β R B B + V B mi + I C α R mi

Recopilación de términos y resolución de I C rendimientos

I C = V B B V B mi R B B β + R mi α

@A.Centauri: Si Vbb es el potencial de la base frente al suelo, creo que simplemente tenemos Vbb=Vbe+Ie*Re. Más que eso, no entiendo por qué el equivalente theveniano aquí entra en juego porque hablamos de división de voltaje de CC en el nodo base y no de una fuente de resistencia. ¿Me equivoco?
@LvW, V B = V B B I B R B B es el voltaje base, no V B B . V B B es el voltaje de Thevenin del circuito conectado a la base y, por lo tanto, es el voltaje en la base cuando la corriente de base es cero. Consulte las notas de la ecuación de sesgo BJT de Marshall Leach: users.ece.gatech.edu/mleach/ece3050/notes/bjt/bjtbias.pdf
@A. Centauri, está bien, ya veo. El problema fue que no sabía en tu contribución el significado de VBB.
@LvW, he aclarado esa sección.
@A.Centauri: solo para su información: al usar "mi" enfoque de diseño que requiere I (R2)> 10 * IB, llegamos a una regla de diseño similar: R2 <β⋅ [RE/10 + VBE/ (10 * IC)] .