Salida altamente distorsionada del amplificador de potencia de clase B

Este es el circuito que hice:

esquemático

simular este circuito : esquema creado con CircuitLab

Este circuito simple incorpora etapa diferencial - etapa VA (amplificación de voltaje) - OPS (etapa de potencia de salida). La ganancia de bucle abierto es alta, la ganancia de bucle cerrado es de aprox. el valor de 10. El efecto Miller de la etapa VA se compensa a través de Cc, lo que hace una retroalimentación local. Q4 se utiliza para polarizar el OPS: cuando Vce = 2,4 V, la corriente a través de Q6 y Q8 debe ser de aprox. 10 mA y la corriente a través de Q5 y ​​Q7 debe ser de aprox. C1 se usa para que la CA pase por alto a Q4 y se alimente a la base de Q7. 1mA El NFB global (retroalimentación negativa) se toma de la salida y se devuelve a la entrada no inversora de la etapa diferencial. Primero estaba apuntando a que este amplificador se cargara con un altavoz de 8 ohmios, pero luego cambié de opinión a una carga de 100 ohmios, ya que habría una caída de ganancia de voltaje demasiado alta (en mi opinión, la corriente a través de la última etapa debería ser mayor). La corriente a través de Q3 y Q4 es de aprox. 10 mA, mientras que las corrientes de colector a través de Q1 y Q2 son de aprox. 1mA

El amplificador descargado se comporta como se esperaba, pero el amplificador cargado tiene una gran cantidad de distorsión entre su señal de salida. No puedo entender qué es lo que está mal con este amplificador para producir cantidades tan altas de distorsión en la salida.

Esta es la señal del amplificador descargado versus el amplificador cargado (5V por división):

ingrese la descripción de la imagen aquí ingrese la descripción de la imagen aquí

Lo que está mal aquí sigue siendo un misterio para mí, pero tal vez puedas resolverlo.

Aquí hay una pequeña prueba para el circuito que acabo de hacer:ingrese la descripción de la imagen aquí

¡Caramba, Keno! ¡Estás increíblemente ocupado con estas cosas! Mi primer comentario, sin mirar nada en detalle, es que su etapa de controlador de salida usa dos cuadrantes de Darlington. ¡Puaj! Utilice Sziklai, en su lugar. Y su multiplicador VBE se ve terriblemente mal organizado, solo de un vistazo.
Eso no es distorsión, eso es oscilación. De alguna manera has construido un transmisor de radio AM. Si todo está en una placa de prueba, no me sorprende que sea inestable, pero no será fácil de arreglar con conjeturas. Sin embargo, comience por desacoplar los rieles de alimentación.
Para empezar, ¡deshazte de todos esos ridículos bucles de cable de puente! ¡No es de extrañar que tenga suficiente retroalimentación parásita para oscilar! Debería poder colocar esto en su placa de prueba para que el 90% de las conexiones se puedan realizar utilizando solo los cables del componente.
Sí, definitivamente comience agregando 100uF entre +20V y tierra/tierra y -20V si aún no lo tiene. Esto debería ser más o menos parte de la configuración estándar de su tablero. Esto es lo que podrían hacer 1uH en los cables de la fuente de alimentación (la autoinducción de 1m de cable) y 100pF de capacitancia parásita en la salida: i.imgur.com/JrJwMI8.png
Tenga en cuenta que desaconsejamos las preguntas de revisión de diseño amplias y abiertas aquí en EE.SE: las respuestas tienden a convertirse en largas cadenas de ediciones y/o comentarios no relacionados. Si bien esto podría ayudarlo con sus problemas inmediatos, no tiene ningún valor para el sitio en general. SÍ permitimos preguntas de revisión de diseño en las que explica sus opciones y luego se enfoca en algunos puntos sobre los que aún tiene dudas. Para tener una mejor idea de lo que es aceptable o no, busque "revisión de diseño" en el metasitio.
Los cables actúan como antenas. Su etapa VAS no contiene una fuente actual. La falta de CS puede provocar inestabilidad (es decir, oscilación, que en realidad es su problema en lugar de distorsión).
@jonk ¡¿Puaj?! ¿Qué tiene de malo la configuración de Darlington, a menos que requiera un suministro mayor para sesgar dos bases adicionales en comparación con el par Sziklai? ¿Y qué tiene de malo el multiplicador Vbe? Hace su función.
@Keno Eche un vistazo a esta respuesta: diseño Sziklai de 2 cuadrantes . Entro en algunos detalles aquí y allá en esa respuesta, que se relacionan con la pregunta que acaba de hacer sobre Darlington. Y tu V B mi ¡ni siquiera está mal! Está lejos de donde tiene que estar. No tengo idea de por qué otros no están haciendo más de eso.
@jonk ¿Qué le pasa a Vbe ahora? ¿Por qué no me dice qué está mal con el multiplicador de Vbe y cómo debe organizarse y qué le molesta de Vbe en sí? En resumen, por supuesto, no hay necesidad de responder, a menos que realmente quieras, no me importaría.
@jonk tiene razón. Q4 probablemente estaba destinado a ser un multiplicador de Vbe , pero no lo es. El circuito funciona de todos modos debido a la magia que es la retroalimentación negativa.
@τεκ Sí, esto es cierto. Si hago Vce en Q4 aprox. 0V, entonces las bases aún conducen. Pero todavía afecta de alguna manera la corriente de salida de OPS: aumentar Vce en Q4 aumenta Iq de OPS.
@Keno El objetivo de Q4 es mantener la base de Q5 aproximadamente 4 * Vbe por encima de la base de Q7. Lo que hace esto se llama un multiplicador Vbe . No lo tienes bien configurado.
@Keno He estado ocupado en otros lugares y solo ahora vuelvo a leer cosas. Tengo una vida, a veces. Te has estado enfocando en muchos detalles, hasta ahora, y aprecio lo que eso requiere. No es culpa tuya que aún no hayas adquirido el multiplicador Vbe. Es solo otra cosa que tienes que sacar y adquirir, ahora. No es complejo. Pero no obtuviste la topología ni siquiera cerca de la derecha. Pero como escribe τεκ, NFB cura muchos males y te está cegando ante el problema.
@Keno lo discuto en el enlace que di, pero un problema con Darlington aquí es que estás hablando de cuatro VBE para compensar el multiplicador de VBE (Q4). El efecto temprano es un problema mayor en 4X en lugar de 2X (ya que la temperatura varía) y la parábola de compensación de temperatura (necesita una resistencia de colector) es más difícil de corregir, creo. Además, con Sziklai solo debe preocuparse por las temperaturas de los transistores que controlan los BJT de alimentación principal, lo cual es un problema mucho menor que lidiar con los cambios de temperatura de los BJT de alimentación principal.
@DaveTweed ¿Ningún valor para el sitio en sí? Entonces, ¿por qué esta publicación recibe votos a favor?
Porque hay gente que disfruta resolviendo acertijos como este. Pero una vez que obtenga la respuesta que necesita, todas estas tonterías no serán de utilidad para futuros visitantes. Incluso si alguien más ha cometido los mismos errores que tú, le será difícil encontrar esta pregunta y, si lo hace, aprender algo de ella.
@DaveTweed Básicamente, está diciendo que cualquier pregunta formulada en EE.SE no tendría sentido para este sitio y para los lectores que EE.SE no conoce, pero que visitan este sitio para obtener algunas respuestas que podrían resultarles útiles.
No tengo idea de lo que acabas de decir. No estoy aquí para discutir contigo; Solo estoy aquí para hacer cumplir las políticas que se han establecido en base a una larga experiencia. Ha hecho una larga secuencia de preguntas, todas relacionadas con este proyecto, pero no parece estar aprendiendo de ellas. La relación señal-ruido es extremadamente baja, y eso es lo que reduce el valor del sitio.
@DaveTweed No quiero discutir contigo también, pero ¿cómo diablos sabes lo que aprendí de todo esto? ¿Porque estoy publicando preguntas activamente? ¿Qué hay de malo con eso?

Respuestas (3)

Rápidamente dibujé esto, la última hora más o menos. Estoy de acuerdo en que con los cables en un protoboard como el que está usando, es importante tener mucha capacitancia de derivación en el propio protoboard. Incluye eso. Sin embargo, creo que también puede haber tenido problemas debido al hecho de que también hay mucha capacitancia (unos pocos pF) entre cada orificio cercano en el protoboard. Y no agregó algo de capacitancia en la resistencia de retroalimentación (que puede ser necesaria). Los valores aquí están diseñados en torno a la idea de que puede entregar tal vez tanto como 2 A pico en un 8 Ω carga, así que traté de tener eso en cuenta. Dicho esto, realmente no he hecho nada aquí, solo "sacar esto", rápida y bruscamente. No hay tiempo para más que eso.

esquemático

simular este circuito : esquema creado con CircuitLab

Aquí configuré el arreglo del controlador de salida Sziklai con el agregado V B mi multiplicador presente como debe ser. He usado dos resistencias variables, una manteniendo su 2 k Ω valor (que supongo que tienes) y otro ser 100 Ω . PAG 1 le permite ajustar la corriente de reposo (que puede medir comprobando el voltaje entre los colectores de q 12 y q 13 .) PAG 2 le permite ajustar las cosas para la temperatura y la compensación de efectos tempranos. Pero siéntase libre de eliminar completamente PAG 2 y R 3 acortándolos, si quieres. NO son críticos. Solo una ofrenda. Si los ignora (corto), es posible que deba elegir un valor diferente para R 2 (más pequeño, tal vez). Sabrá si eso es necesario cuando descubra que no puede ajustar la corriente de reposo al rango correcto con PAG 1 . Si es así, elija un valor cercano para R 2 e intenta ajustar PAG 1 otra vez.

No dude en hacer preguntas, Keno. Trataré de responderlas como pueda. A los demás, siéntase libre de criticar y criticar.

Busque una corriente de reposo (sin señal de entrada) de quizás un miliamperio, más o menos. Ajustar PAG 1 para eso y léalo como mencioné anteriormente. Puede calcular el voltaje que necesitaría leer. (Siéntase libre de aumentar los valores de R mi 3 y/o R mi 4 para que sea más fácil elegir esto, simplemente no deje caer más de unas pocas décimas de voltio mientras ajusta las cosas allí).


Suponiendo que necesita mucha ganancia actual (y la necesita) para la sección del controlador de salida, el arreglo Sziklai tiene algunas ventajas sobre el arreglo Darlington:

  1. solo hay dos V B mi gotas para tratar.
  2. Estos dos V B mi las gotas están sujetas a mucho menos calentamiento, por lo que su V B mi las gotas son más estables, lo que facilita la planificación del V B mi comportamiento del multiplicador.

En el caso de Darlington, si bien sigue siendo cierto que dos de los cuatro BJT tienen menos calentamiento, el hecho es que incluye los cuatro V B mi cae en lo que se requiere para ser controlado a través de la V B mi multiplicador. Entonces esto complica el diseño del multiplicador o bien disminuye la estabilidad térmica. De cualquier manera, no es algo bueno a favor de Darlington. Entonces, uno generalmente no lo usa para casos como este.

(En resumen, no conozco una buena razón para usar Darlington, aparte de los problemas de disponibilidad de piezas, tal vez. Entonces, por ejemplo, si los PNP de alta corriente son horribles y / o no están disponibles, puede reemplazar q 10 + q 12 con una alternativa de Darlington usando solo NPN. Pero probablemente mantendría el Sziklai en el cuadrante inferior del controlador).


Veamos la fuente actual despojada de algunos de los "extras". (No son importantes para comprender el funcionamiento básico de DC).

esquemático

simular este circuito

Ignorando cualquier carga que pueda haber para el q 5 colector, debería poder esbozar muy aproximadamente en su mente que este circuito en realidad se sesgará a sí mismo de alguna manera. De + 20 V , hay un camino DC a través R S mi T 1 , el emisor de q 5 hasta su base, luego a través R 11 , que está atado a tierra. Entonces, no hay duda de que habrá alguna corriente activa a través de ese camino. Si q 6 fueron extraídos del circuito, y asumiendo que q 5 tenía una carga de colector a tierra (o 20 V ) que de otro modo no causaría q 5 para saturar, entonces podríamos calcular la corriente base como:

yo B = 20 V V B mi R 11 + ( β + 1 ) R S mi T 1

Y esto sería un poco diferente del cálculo estándar del amplificador CE.

Pero en este caso hay un añadido q 6 . ¿Qué hace? Antes de agregarlo, no hay un límite particular para la caída de voltaje a través R S mi T 1 . Pueden ser varios voltios o más. Pero con q 6 agregado, que es sensible a su voltaje base-emisor, cualquier caída de voltaje a través R S mi T 1 que es más grande que aproximadamente uno V B mi causará q 6 para generar mucha más corriente a través de su colector, todo lo cual debe ser conducido a tierra a través de R 11 . Esta corriente adicional provoca una mayor caída de voltaje a través R 11 . (Tenga en cuenta que al agregar solo un mero 60 mV a la caída de voltaje a través R S mi T 1 , el coleccionista de q 6 generará diez veces más corriente de colector en R 11 lo que significará también 10 veces la caída de voltaje a través R 11 !) Esta mayor caída de voltaje a través R 11 también significa que la base de q 5 es empujado hacia arriba (hacia el carril positivo) y esto provoca q 5 's V B mi quedar "pellizcado", reduciendo así su corriente de colector.

que es exactamente q 5 's colector de corriente? Bueno, más o menos es la corriente en R S mi T 1 . Eso es todo. Y dado que también estamos bastante seguros sobre el voltaje a través de él (uno V B mi ), podemos calcular la corriente del colector en q 5 bastante fiable. q 6 estará constantemente y cuidadosamente monitoreando su propio V B mi y respondiendo inmediatamente a cualquier cambio ajustando las cosas en q 5 's base y "empujando/hundiendo corriente en" R 11 para hacer que esos cambios funcionen en la dirección correcta.

Al final, hay unos dos V B mi cae desde su riel positivo hasta la base de q 5 . Su colector puede "alcanzar" esa altura hacia el riel positivo antes de que comience a saturarse (causando otros problemas). Y esto brinda un rango de cumplimiento bastante amplio para el colector de q 5 . Lo que es algo bueno.

En esta versión abreviada del circuito que se encuentra al comienzo de mi respuesta, eliminé R B 1 . No es estrictamente necesario para explicar el circuito. Pero se agrega para ayudar con la posible oscilación cuando el circuito es parte de un sistema más grande y se amplifica una señal de CA. No baja mucho el voltaje, por lo que "en su mayoría puede ignorarlo". En general, una resistencia de unos pocos cientos de ohmios a quizás mil ohmios hace el trabajo, pero el mejor valor a usar depende de la corriente base (por supuesto). Simplemente no tiene un valor particularmente crítico.

No he entrado en detalles de su respuesta (definitivamente lo haré) pero hay una resistencia base de 150k para Q1 y Rf1 es de 10k. ¿No deberían ser del mismo valor para ambos para que el voltaje base sea de aprox. mismo nivel para Q1 y Q2?
Y no sé si la incorporación del espejo actual en los colectores de Q1 y Q2 es una buena idea, ya que no entendí muy bien qué sucede exactamente allí la última vez que discutimos al respecto.
Además, ¿por qué es tan famosa esa resistencia de potencia de salida de 0,22 ohmios, ya que la vi en casi todos los diseños de amplificadores, incorporando OPS?
Pero, ¿realmente se necesita C_LOAD? Si el amplificador está bien diseñado, entonces entre el punto de RE3 y RE4, debe haber aprox. 0V de compensación de CC, por lo que no sé si realmente se necesita ese límite.
Y lo último, ¿qué pasa con ese separador de R11 y R14 y un tapón de por medio a tierra? ¿Cuál es la función de esa parte de un circuito?
@Keno R i norte tal vez podría ser de menor valor. Mi mente estaba en modo Darlington, pero el circuito no. Siéntete libre de reducirlo por un factor de 10. Buena captura. No tiene que ser el mismo valor que R F 1 ya que este es un amplificador y hay una tapa de derivación en la salida. Pero algo en los alrededores no es una mala idea. El espejo actual es una buena idea. Lo incluí para que te muevas en una mejor dirección y para que al menos te cueste pensar más sobre por qué.
@Keno En este caso, calculé que yo PAG mi A k 2 A con sus rieles de suministro de energía. No quiero más que tal vez 1 2 V a través de las resistencias del emisor en ese valor. Hay razones (más de una), pero ese es un objetivo razonable cuando solo se dispara desde la cadera de esta manera. La corriente pico y este valor de voltaje dirigen el valor de 220 metro Ω para las resistencias del emisor de salida.
@Keno El condensador de salida es probablemente una idea "ligeramente buena" cuando se construye algo para un pasatiempo como este. Si se tratara de un sistema profesional y tuviera la capacidad de ajustar cuidadosamente la salida de compensación de CC sin entrada de señal, entonces creo que sería mejor argumentar que se pierde. En este caso, recoge y anula cualquier compensación de CC en la salida, por lo que reduce en gran medida la necesidad de ajustar/calibrar el amplificador. Sin embargo, siéntase libre de perderlo y medir el voltaje de compensación. Buena lección, sospecho.
@Keno R 11 y R 14 simplemente podría reemplazarse con su suma y podría perder el límite. Cortarlo por la mitad y ponerle un condensador allí es una especie de "bootstrapping" que se suele utilizar. Sin embargo, probablemente sea mejor dejarlo como otra lección para otro día. Siéntase libre de reemplazar las tres partes con una sola resistencia.
@Keno ¡Buenas preguntas!
En lo que respecta al arranque, leí su respuesta completa de esta publicación, electronics.stackexchange.com/questions/268944/… . El método de arranque no se parece al de su circuito que se muestra aquí, pero sirve (probablemente) por la misma razón que allí: ¿para aumentar la impedancia de entrada de la etapa de entrada?
Sobre la función de Q6. Creo que lo vi en mi libro (Manual de diseño de amplificadores de potencia de audio de Douglas Self) pero sé que no lo recuerdo o lo entiendo ahora ¿cuál es su propósito (junto a la fuente actual para diff-amp)?
@Keno En el caso de resistencia dividida + condensador, necesito una ruta de CC para q 6 carga del colector, pero dividirla de esta manera aumenta sustancialmente la ganancia de voltaje de q 6 . (yo tambien se que q 7 seguirá siendo un poco molesto con respecto a sus variaciones de corriente base cuando una señal de CA está presente en la entrada. Así que tal vez algo de ayuda aquí también).
@Keno Queremos una fuente de corriente constante para el par diferencial. R 11 + R 14 jalar q 5 activo. Mientras esto sucede, se desarrolla un voltaje a través R S mi T 1 . A medida que la caída de voltaje aumenta lo suficiente, q 6 se vuelve cada vez más activo y su colector tira muy activamente en una dirección opuesta a la de R 11 + R 14 para llevarlo a un punto estable de operación con un fijo V B mi al otro lado de R S mi T 1 . Esta es una forma bastante "compacta" (en el sentido de que está activa, no saturada, pero requiere voltajes de control bastante bajos) para obtener la fuente de corriente.
No entendí bien los últimos dos comentarios tuyos, pero si entendí una parte, ¿estás tratando de lograr un Vbe constante con Q6? Y Q7 es una fuente de corriente constante, pero ¿por qué está sesgada a través de Q6? Para compensar algo allí? De lo contrario, habría un divisor de voltaje simple para sesgar la base de Q7, ¿verdad?
@Keno Agregó algo al final para proporcionar una explicación modesta de q 6 .
Hmm... Todo tiene sentido ahora. Pero todavía tengo curiosidad por qué la base de Q7 está sesgada a través de esta configuración de Q5 y ​​Q6. ¿Y no solo un simple divisor de voltaje para su base? ¿Su base está sesgada de esa manera para monitorear los cambios actuales o algo así?
Y probablemente mi última pregunta en esta publicación, cómo determinar aprox. resistencia de la carga total del colector de Q8, ya que hay un multiplicador VBE y CCS entre su colector y el riel positivo? En mi opinión, el multiplicador VBE podría asumirse como una carga de baja resistencia ya que conduce algo de corriente y lo mismo para CCS, pero la carga del colector estaría determinada principalmente por la resistencia del emisor de CCS, es decir, Q7.
La resistencia Rc que ve el colector Q8 a baja frecuencia está determinada principalmente por la ganancia de corriente de la etapa de salida y la resistencia de carga y la resistencia de salida de CCS (Q7) electronics.stackexchange.com/questions/333007/…
@G36 ¿Resistencia de salida de CCS? ¿Quiere decir "ro" del modelo de transistor de pequeña señal, que también se refiere a Early Voltage? En cuyo caso, la determinación del valor de "ro" no es práctica, ya que el voltaje temprano rara vez se proporciona en las hojas de datos.
Sí, "ro". Pero la resistencia de salida de Q7 es mayor debido a la degeneración del emisor (retroalimentación negativa). Y como una aproximación aproximada, a veces usamos esta ecuación r_ce =ro*(re+RE)/re pero el rce no puede ser mayor que ro*beta. Y ro = (Vce + Vearly)/Ic
@ G36 Pero Early Voltage es un parámetro poco práctico porque solo se puede medir para cada transistor individual y no se proporciona en las hojas de datos. ¿Cómo lo afrontas? ¿Siempre lo mide (indirectamente, por supuesto) cuando lo necesita en cálculos como este?
@Keno, dejo esta discusión entre usted y G36, por ahora. No me preocupé mucho por el efecto temprano en lo que hice. Tampoco hice mucho pensamiento de efecto de segundo orden en el circuito. Tu protoboard hace que la mayor parte de esto no valga la pena, de todos modos. Así que hice un "repaso" y lo liberé. No te preocupes tanto por el efecto temprano, ahora mismo. Hay algunos BJT realmente MALOS para esto: me viene a la mente el D45H11 (PNP). Pero, en general, puede evitar la preocupación por ahora. Preocúpate de eso más tarde cuando te preocupes más por hacer mejoras, no cuando hagas que las cosas funcionen. NFB ayuda.
@jonk Está bien, probablemente tengas razón. Te pido una cosa más, ¿podrías comentar sobre esta pregunta que publiqué anteriormente? ... ¿por qué la base de Q7 está sesgada a través de esta configuración de Q5 y ​​Q6? ¿Y no solo un simple divisor de voltaje para su base? ¿Su base está sesgada de esa manera para monitorear los cambios actuales o algo así?
@Keno En absoluto. Q7 es otra fuente actual. Como mencioné, hay aproximadamente dos VBE mantenidos en Q6/Q5 para llegar a la base de Q5. Esta es, en efecto, una referencia de voltaje relativamente estable. Q7 es un seguidor de emisor, que después de perder su VBE, deja alrededor de un VBE a través de RSET2. Entonces, esto significa alrededor de 1 mA de corriente de colector para Q7. Probablemente debería hacer más que eso, ya que Q10 y Q11 pueden necesitar 1/3 a 1/2 de eso y realmente debería haber hecho eso, quizás 4 mA más o menos.
@Keno, voy a solucionar ese problema en el circuito, en caso de que otros se refieran a él por alguna razón. (Aumentando la corriente del colector Q7). Tenga en cuenta que estoy cambiando RSET1 y RSET2.
@jonk Pero, ¿por qué se debe aumentar la corriente a través de Q7?
@jonk Y, en general, ¿cómo se debe comparar la corriente de VA y la primera etapa de OPS? Usualmente uso una relación 1: 1: 1 mA a través de VA y 1 mA a través de Q10 y Q11. Esto probablemente debería ser importante ya que también afecta la carga de OPS y, al mismo tiempo, considera la disminución de la ganancia de voltaje, ¿verdad?
@jonk La disminución de la ganancia de voltaje debe ser lo más baja posible y, para lograrlo, la corriente de salida en reposo debe ser mayor... creo.
@Keno La etapa de salida tiene, en el mejor de los casos, una ganancia de corriente garantizada de aproximadamente 9000. En el peor de los casos, probablemente la mitad. Esto significa que las corrientes de base para la etapa de salida son aproximadamente 400 m A , aproximadamente. Debería tener al menos 5 veces eso (o 10) para la corriente en Q7. Lo había puesto demasiado bajo antes. Mejor ahora. Por "VA" creo que te refieres a Q8. Si es así, tiene que absorber TODA la corriente no utilizada de Q7.
@jonk Pero, ¿cómo puede saber si necesita una corriente de colector a través de Q7 10 veces más grande que las corrientes base para Q10 y Q11? ¿Qué sería diferente (además de una mayor ganancia de voltaje) si la corriente del colector de Q7 o Q8 fuera de 1 mA en lugar de 4 mA? ¿Qué me impide elegir valores aleatorios para la corriente de colector del VA y la etapa de entrada?
@Keno En teoría, digamos que Q10 y Q11 pueden necesitar 1 mA como máximo. (Para simplificar las cosas). Y digamos que configuramos Q7 para generar 1 mA. Luego, durante los tiempos de salida pico, toda la corriente del colector Q7 se "agotaría" antes de llegar a Q8. Entonces Q8 de repente no tendría nada que hacer. Pero también, si fuera Q10 absorbiéndolo, entonces tampoco habría nada para "alimentar" el multiplicador VBE. Esto hace imposible diseñar un multiplicador VBE predecible y predecir la carga "promedio" para Q8. Claro, debes aceptar la variación. Pero desea minimizar eso hasta cierto punto "razonable". 4 mA ayuda.
@jonk No quiero molestarlo, pero ¿podría echar un vistazo a esta pregunta aquí electronics.stackexchange.com/questions/351139/… y tal vez agregarle algo? ¡Porque parece que eres bueno en todo!
@Keno ¡No soy bueno en todo! Su pregunta se relaciona con las matemáticas y desarrollar una comprensión requiere una exploración significativa de las matemáticas. Podría proporcionar un ejemplo de circuito que podría ayudar un poco: es simple. Pero sospecho que puede dar lugar a más preguntas que respuestas. ¿Tienes LTspice instalado? Puede mirar MT-033 de dispositivos analógicos y ver qué piensa de él. (Es una especie de tutorial). Creo que se relaciona. ¡Su pregunta allí, incluidos los comentarios que leí, es más un mundo de preguntas! Y por cierto, BUENAS!! Estoy impresionado. Simplemente no sé qué decir.
@jonk ¡ CUALQUIER contribución que pueda hacer probablemente mejoraría mi comprensión! El ejemplo del circuito no estaría mal, ¿verdad? Al menos pude ver cómo se implementa este tipo de compensación en la práctica (si eso es lo que quiso decir).
@Keno Entonces considere el siguiente esquema .
@Keno Quería señalar un enfoque relativamente simple y común para hacer una fuente de alimentación regulada usando un MOSFET y un opamp, que en la práctica en realidad no funcionará bien sin el cambio adicional. Es un circuito simple que ilustra un problema (oscilación)... y una solución (una capacitancia integradora). Un problema es que necesitaría más tiempo del que tengo ahora para trabajar con usted (y también conmigo) a través de todos los detalles. para que se "pegue". (Además, busque la compensación de polo cero mientras está en ella).
@Keno El objetivo de algo como esto es minimizar la cantidad de polos mientras se mantiene un polo dominante, de modo que el cambio de fase cerca de la frecuencia de cruce de ganancia sea pequeño. Puede hacer que LTspice genere un diagrama de Bode para usted en estos dos circuitos diferentes que le di. Esto se hace con un registro .AC y donde establece esas fuentes de voltaje (+) en "AC 1" como valor. Ejecútelo y grafique de 100 Hz a 100 MHz. Luego haga clic en cada una de las dos salidas. Verás de lo que estoy hablando, creo.
@jonk Entiendo lo que querías explicar con estos dos circuitos. Y ya me he "aclarado la mente" con las preguntas que me inquietaban/no aclaraban. Acabo de responder a mi propia pregunta, resumiendo todo lo que G36 y otros escribieron. ¿Crees que tienes tiempo para revisarlo rápidamente y tal vez luego agregarle una o dos cosas (ahora que entiendo este tema más en detalle)?

Realmente no leí toda la pregunta (demasiado tiempo y no llegué a un punto claro lo suficientemente rápido), pero esto no es lo que parece querer decir con "distorsión":

Esto es muy claramente el amplificador oscilando por sí solo cuando la señal de entrada le da un pequeño empujón.

Una breve mirada al esquema muestra por qué esto no debería ser una sorpresa. ¡No hay capacitancia en los rieles de alimentación en absoluto! La salida está cargando los rieles de alimentación, lo que cambia un poco su voltaje. Ese pequeño cambio es captado por la etapa de entrada y luego amplificado a través del resto del amplificador.

Para arreglar esto:

  1. Ponga una capacitancia decente a tierra en cada riel de alimentación. Esto debería ser varios 100 µF por lo menos.

  2. Rompa los rieles de alimentación a la izquierda de Q5 para el positivo y a la izquierda de Q7 para el negativo. Coloque una pequeña resistencia en serie, luego siga con otros 100 µF a tierra. Esta vez, sin embargo, agregue también un poco de derivación de alta frecuencia, algo así como 10 µF de cerámica a tierra en cada línea de alimentación.

Creo recordar haberte dicho esto antes, pero no tengo ganas de indagar en la historia antigua en este momento.

Creo que también te han dicho antes que los Darlington no son una buena idea aquí. Requieren un voltaje de excitación más alto que el de salida y tienen un voltaje de saturación bastante alto. Hay formas mejores, como usar un PNP de potencia para el elemento de paso superior de la etapa final, y luego un NPN de potencia para la parte inferior. Estos pueden ser impulsados ​​por transistores NPN y PNP más pequeños, respectivamente. Sin embargo, eso está más allá del alcance de esta pregunta.

Lo que estás viendo no es distorsión. Es el amplificador que oscila a alta frecuencia porque +20/-20V no tiene capacitancia a granel. Esto hace que tengan una alta impedancia a alta frecuencia debido a la inductancia de los cables que van a la fuente de alimentación y la respuesta de frecuencia limitada de la fuente de alimentación.

Aquí hay una simulación:

1uH es aproximadamente la inductancia de 1 metro de cable. Los 100pF adjuntos a la salida podrían provenir de la capacitancia parásita de la placa de prueba.

Además: volví a dibujar tu esquema de una manera que es un poco más clara.

esquemático

simular este circuito : esquema creado con CircuitLab

Puede editar la pregunta y poner el nuevo esquema allí.
@JRE buena idea.
Agregué esas mayúsculas como comentaste. Y la forma de onda de la señal de salida cambió a más sinusoidal pero aún incorporando una señal de oscilación dentro de ella. Luego comencé a mover esos puentes en posiciones aleatorias (no conexiones sino la parte del puente que conecta un extremo con el otro) y también la forma de onda de la señal de salida estaba cambiando. En algún momento (con el amplificador cargado) la distorsión desapareció y se vio una forma de onda sinusoidal en la salida del amplificador.
@Keno Debe observar los +20V y -20V con el osciloscopio. Si no son totalmente planas, agregue más capacitancia. Básicamente, no existe tal cosa como demasiado.