Implementando retroalimentación negativa en un amplificador JFET

Comencé a diseñar y simular un amplificador Jfet simple usando LTSpice. El circuito que tengo a continuación parece estar bien, además de demasiada ganancia para mis necesidades (alrededor de 20x a mucha ganancia).

Para solucionar esto, podría hacer un divisor de voltaje simple en la entrada, pero esto parece demasiado 'hacky' y no es un buen enfoque. Me parece que la mejor manera es crear una ruta de retroalimentación negativa, reduciendo así la distorsión y también la ganancia.

Sin embargo, mis intentos no tuvieron éxito, este es mi primer intento:

Este es el resultado en 'ac_out' de este circuito:

Supongo que esto se debe al tiempo que tarda C4 en cargarse, trato de cambiar el lapso de tiempo de simulación para que no tenga efecto. También probé el acoplamiento directo entre R5 y R10, pero no pude hacerlo funcionar.

Sé que esto parece funcionar bien con BJT y no sé cómo me salió mal.

Mi segundo intento:

A primera vista, en 'ac_out' parecía estar bien, el cambio de voltaje se redujo a la mitad como se esperaba, pero la respuesta de frecuencia se volvió MUY apagada:

Estoy seguro de que me estoy perdiendo algo, y agradecería mucho la ayuda y la comprensión de cómo implementar la retroalimentación negativa aquí, idealmente sin el uso de un condensador de acoplamiento de CA.

Gracias :)