¿Qué causa la diferencia en los retrasos de propagación, por ejemplo en el inversor SN7404N, y ns. ¿Por qué uno es más largo que el otro? ¿Tiene que ver con la funcionalidad de los BJT o con la arquitectura del dispositivo en sí?
Porque la ruta pullup y pulldown en la salida no es completamente simétrica. Con solo mirar el esquema en la hoja de datos, la ruta de extracción es una resistencia de 130 ohmios, un NPN BJT y un diodo. La ruta desplegable es solo un NPN BJT.
Por lo tanto, tiene mucho sentido para mí que la transición de alto a bajo sea más rápida (hay menos resistencia en serie con la fuente de alimentación).
Por supuesto, los diseñadores podrían dimensionar el BJT pullup y el diodo para que sean más grandes que la ruta pulldown. Pero entonces, la parte posterior del escenario también tendría que estar perfectamente equilibrada, y se puede ver en la hoja de datos que no están accionados simétricamente.
Incluso en la lógica CMOS esto ocurre porque es muy raro que PMOS y NMOS sean igualmente fuertes. En el caso de múltiples puertas de entrada, la situación se vuelve aún más compleja ya que ahora la velocidad de pullup/pulldown depende de cuántas entradas están cambiando en paralelo o cuántos transistores están apilados en serie.
En resumen, los retrasos de propagación provienen principalmente de la carga o descarga de capacitancias en el circuito. Los circuitos TTL (como el 7404) y NMOS tienen un pull-up pasivo débil y un pull-down fuerte y activo. La corriente pull-down más fuerte descarga y carga capacitancias más rápido que la pull-up más débil.
Los circuitos CMOS (como el 74HC04) tienen pull-ups y pull-downs activos, por lo que la diferencia suele ser muy pequeña.
toque de limon