En la página 7 de la hoja de datos para M74HC590
Utiliza un CL (pF)
En la parte inferior de la página 8 está el circuito de prueba que muestra dónde va el CL(pF), con respecto a un diagrama de circuito, pero no entiendo ese diagrama de circuito. ¿Es el DUT el chip que están probando?
Para el contexto, lo que me gustaría hacer cuando obtenga estos chips es poner 4 de ellos en serie para contar la cantidad de tiempo que tarda el sonido en pasar de un transductor ultrasónico a otro con la mayor precisión posible.
Entonces puedo calcular la velocidad del aire que viaja a través de una tubería para saber el volumen de aire que viaja a través de ella, en un volumen de 1 a 200 litros por minuto, con suerte con una resolución mayor a .1 LPM a través de una tubería de PVC de 1".
Probablemente podría ir más pequeño, pero estoy limitado por el soplador que sopla el aire para tener al menos 2 Kpa con un mínimo de 200 LPM y no tengo ninguna información sobre cómo caerá el flujo a medida que aumenta la presión. Así que me preocupa que si abro demasiado la tubería, tendré una gran caída de presión antes de llegar a la salida donde necesito tanta presión.
240 LPM @ 32k RPM 4.5A 0 Presión vs flujo cero 5Kpa de presión 1.6A 36k RPM Es la salida del soplador
Pregunta secundaria
Para la parte de las condiciones de prueba de su pregunta, CL es una carga de prueba específica aplicada a cada salida para medir datos paramétricos, y se usa una carga diferente para diferentes pruebas.
DUT es de hecho el dispositivo bajo prueba .
En el circuito de prueba, hay una nota:
CL = 50pF/150pF o equivalente (incluye plantilla y capacitancia de sonda) .
Mirando los parámetros del dispositivo (página 7 en particular), en Condiciones de prueba , verá CL. Tenga en cuenta que el retraso de propagación y la alta impedancia para generar tiempos válidos se prueban con capacidades de carga de 50pF y 150pF, con tiempos más largos (esperados) con una carga de capacitancia más alta.
Todas las demás pruebas se miden con una carga total de 50pF.
Un parámetro interesante que ignora bajo su propio riesgo está en las condiciones de funcionamiento recomendadas:
Ingrese el tiempo de subida y bajada . Hay tiempos máximos enumerados. Esto se explica muy bien en una nota de aplicación de TI y es un problema bien conocido en los dispositivos CMOS.
[Actualizado para uso de la aplicación]
Para usarlos juntos, operaría los relojes contadores de forma síncrona (es decir, el reloj contador para todas las etapas es el mismo reloj) y usaría la sugerencia de aplicación en la hoja de datos para activar el uso de RCO a CCKEN para cada etapa subsiguiente.
Habrá cierta incertidumbre de tiempo en los resultados de la medición debido al retraso de propagación del reloj a la salida Q(n) cambiando de estado.
La frecuencia máxima a la que puede funcionar en modo en cascada está determinada por el retraso de propagación (máx.) de CCK a RCO (salida ascendente) y el tiempo de configuración de entrada (min) de CCKEN a CCK (entrada descendente)
Juntos, estos tienen un tiempo en el peor de los casos de 80 nanosegundos. Eso produce Fmax de 12.5MHz
Eso es un chip digital, lo que significa que sus salidas idealmente pasan instantáneamente de un estado a otro. La capacitancia en una de estas salidas ralentiza los bordes. Le están diciendo la capacitancia con la que hicieron las pruebas o la capacitancia máxima que puede colgar en una salida y aún hacer que el chip funcione de acuerdo con el resto de las especificaciones.
No debe agregar ninguna capacitancia deliberada. Cierta capacitancia no intencional será inevitable. Esto le dice qué cantidad de dicha capacitancia está bien.
Sí DUT es 'Dispositivo bajo prueba': el circuito es solo representativo del circuito de prueba utilizado para medir las formas de onda de tiempo que se muestran en la página siguiente, y CL es solo la capacitancia de la sonda de prueba; no tiene que agregar esto su aplicación.
HilarieAK
HilarieAK
HilarieAK