Tiempo de transición (tiempo de subida) y retardo de propagación

Question

Tiempo de transición (tiempo de subida) y retardo de propagación

demora
Física
puertas lógicas
propagación
lógica-digital

meir franco

Recientemente en clase me he encontrado con el siguiente cálculo del retardo de propagación del siguiente circuito digital:

¿Alguien podría explicarme la adición del tiempo de subida de X2 y C? No entiendo por qué esta adición se considera el retraso de propagación "real".

Emprendedor

¿Mencionó la pregunta qué familia de dispositivos se están utilizando, CMOS, TTL, ECL, etc.? Estoy tratando de entender de dónde viene la división por 2.

meir franco

creo cmos...

Emprendedor

Supongo que por tr (C) en realidad quieren decir tr (Y0). El voltaje de umbral para los niveles lógicos de CMOS es alrededor de la mitad del voltaje de suministro, por lo que tal vez estén enfatizando que el tiempo de subida de la señal de entrada para alcanzar el umbral 0-->1 (0.5 voltaje de suministro) no es cero y lo mismo ocurre con el efecto de la señal de salida en el destino objetivo. no estoy seguro Estos retrasos son generalmente pequeños en comparación con otros retrasos.

Respuestas (1)

Tiempo de transición (tiempo de subida) y retardo de propagación

¿Mencionó la pregunta qué familia de dispositivos se están utilizando, CMOS, TTL, ECL, etc.? Estoy tratando de entender de dónde viene la división por 2.
Supongo que por tr (C) en realidad quieren decir tr (Y0). El voltaje de umbral para los niveles lógicos de CMOS es alrededor de la mitad del voltaje de suministro, por lo que tal vez estén enfatizando que el tiempo de subida de la señal de entrada para alcanzar el umbral 0-->1 (0.5 voltaje de suministro) no es cero y lo mismo ocurre con el efecto de la señal de salida en el destino objetivo. no estoy seguro Estos retrasos son generalmente pequeños en comparación con otros retrasos.

nidin · Answer 1

Creo que es por la forma en que se retrasa la propagación (digamos $t_{pLH}$ ) se define. Ver la figura:

Convencional, se mide entre los puntos medios de la transición.

Ahora, si define el retraso de propagación real ( $t_{p,real}$ ) como la duración del tiempo entre el punto en el que la entrada comenzó a aumentar y el punto en el que la salida se estabiliza en el valor final, entonces se puede escribir:

retraso de propagación real = tiempo requerido para que la entrada aumente al 50% + retraso de propagación + tiempo requerido para que la salida alcance el valor final desde el punto 50%.

t_{pag, r mi a yo} = t_{pag L H} + t_{i norte, 0 \to 50 %} + t_{o tu t, 50 \to 100 %}

$t_{p,real} = t_{pLH}+t_{in,0\to 50\%}+t_{out,50\to 100\%}$

Por eso, la mitad de los tiempos de subida se suman con el retardo de propagación convencional para calcular el retardo de propagación real .

Tiempo de transición (tiempo de subida) y retardo de propagación

meir franco

Emprendedor

meir franco

Emprendedor

Respuestas (1)

nidin

¿Más puertas lógicas en serie significan más ralentización del resultado de salida?

Efectos de la capacitancia de entrada en el retardo de propagación (con análisis de esfuerzo lógico)

Decodificador rápido con bajo retardo de propagación

¿Qué causa la diferencia en tPLH y tPHL?

Rápido a la velocidad de la arquitectura Three Nand, ¿Necesita ayuda?

¿Cómo se comporta una puerta lógica con una entrada que cambia más rápido que su retardo de propagación?

Retardo de propagación de un circuito lógico digital

¿Cómo podemos convertir el diagrama de puerta NOR de múltiples entradas en un diagrama de puerta NOR de 2 entradas?

¿Cómo construir un circuito lógico de división? [cerrado]

Lógica booleana: realización con el uso de solo 4 puertas NAND