Tengo algunas preguntas sobre la integridad de la señal y EMC.
En mi placa LPC1768, la interfaz RMII está conectada a LAN8720. Debido a la ubicación de los pines, algunas señales RMII deben atravesar la capa inferior. Esta es una placa de cuatro capas, la segunda capa es GND, la tercera capa es Power. Sé que las trazas verticales reducen los efectos emi, así que enruté de esta manera. Dado que es RMII, la interfaz es de 50Mhz.
En este enrutamiento, la longitud máxima del trazo es de 2,15 cm y la longitud mínima del trazo es de 1,75 cm, por lo que el máx. la diferencia entre las longitudes de las trazas está dentro de los 4 mm. El ancho del trazo es de 0,16 mm. Usé la calculadora Pcb de KiCAD para calcular la impedancia de traza y usé datos de la fabricación de PCB Gold Phoenix. Y la impedancia para estas trazas es de 66 ohmios (los valores de impedancia diferencial para las parejas RX/TX del lado físico son de 50 ohmios).
Según el modelo LAN8720 IBIS, el tiempo de subida de REF_CLK es de 2,104 ns y el tiempo de caída de 1,296 ns
Estas son mis preguntas, también agregue cualquier otra opinión y comentario.
(Vi viejos diseños de referencia de micropendousx, es una placa de dos capas y usa múltiples vías en casi todas las señales porque es una placa muy pequeña, no la usé, así que no sé si funciona o no)
hoja de datos lpc1768 hoja de datos lan8720 diseño de referencia micropendousX
Buena pregunta.
1) ¿Se debe enrutar REF_CLK sin vías?
Cada vez que vea algo como "debe enrutarse sin vías" sin una buena explicación, es probable que alguien no entienda completamente lo que está sucediendo y piense que es una buena idea.
Una de varias cosas puede ser el problema:
Ambos son fáciles de evitar y son una buena práctica, a menudo incluso necesarios si desea pasar las pruebas de EMI, construir un diseño sólido, etc.
Entonces, siempre que haga esto, puede usar vías sin ningún problema. Cuanto más rápidas sean las señales, más cuidadoso hay que diseñar las vías. He escrito anteriormente sobre cómo diseñar vías para señales de más de 28 GBps aquí .
2) ¿REF_CLK necesita una resistencia de terminación?
Lo mejor que puede hacer aquí es una simulación rápida con su simulador IBIS favorito, o que alguien lo haga por usted (lo siento, estas herramientas cuestan dinero, pero valen la pena).
Si tiene velocidades de flanco muy rápidas, es probable que necesite una resistencia de terminación si la traza es eléctricamente más larga que aproximadamente 1/3 del tiempo de subida/bajada. Utilice la simulación para estar seguro (lamentablemente, no proporcionó suficiente información sobre su diseño, o podría haberlo hecho de inmediato).
3) ¿Es aceptable una diferencia de 4 mm en la longitud del rastro a 50 Mhz?
Otra buena pregunta. Mire los tiempos de subida/bajada de su señal. Si la longitud eléctrica del tiempo de subida/bajada es significativamente más larga que el desajuste de la longitud de la traza, esto funcionará bien. En realidad, es una buena práctica no restringir en exceso los diseños, aunque a menudo es posible hacer coincidir las longitudes de los trazos dentro de una tolerancia muy estrecha.
Blup1980
connor lobo
programador zen
Simón Richter