La interfaz independiente de medios (MII) se definió originalmente como una interfaz estándar utilizada para conectar un bloque de control de acceso a medios (MAC) Fast Ethernet (es decir, 100 Mbit/s) a un chip PHY.
Los diferentes protocolos de Ethernet (GMII, RGMII, etc.) no definen la conexión PHY <-> PHY. En otras palabras, ¿las señales de protocolo (por ejemplo, MII: TX_CLK, TXD0) no son las señales reales que pasan por el cable Ethernet?
MII, GMII, RGMII, XGMII, XAUI, etc. son todas interfaces MAC a PHY. Todos tienen un propósito similar, pero tienen características ligeramente diferentes. MII = 4 bits en paralelo para 100M, RMII = 2 bits en paralelo para 100M, GMII = 8 bits en paralelo para 1G, RGMII = DDR 4 bits en paralelo para 1G, XGMII = DDR 32 bits en paralelo para 10G, XAUI = 4x3,25 Gbps en serie para 10G. PHY a PHY sería la capa física real que pasa por el cable Ethernet. Las señales de protocolo (CLK, TX_EN, TX_ER, etc.) solo se envían a distancias cortas ya que no están diseñadas para enviarse a través de muchos metros de cable. Para lograr una transmisión de larga distancia, el chip PHY codificará la señal para que pueda sobrevivir al viaje y ser decodificada con éxito en el otro extremo. Esto es diferente para diferentes velocidades de ethernet. 10M es simplemente una serie codificada en Machester. 100M se codifica con un código de línea 4b/5b seguido de MLT-3. 1G utiliza los 4 pares en paralelo en ambas direcciones con ecualización adaptativa y cancelación de eco y codificación PAM-5. La serie 10G está simplemente codificada en 64b/66b, pero 10G a través de un cable CAT-6 es un poco más complicada, ya que utiliza PAM-16 con codificación THP con codificación LDPC para la corrección de errores de reenvío.
Gesto de desaprobación