¿Es mejor enrutar Ethernet en la capa superior o usar vías?

Estoy haciendo una placa de circuito con Ethernet (PoE, si eso marca la diferencia) entrando a través de un conector M12, pasando por magnetismo y un PHY y yendo a un micro. Siempre escuché que hay dos cosas que deben evitarse al enrutar señales de alta velocidad: las vías porque interfieren con la impedancia (que he igualado bastante a 100 ohmios) y el enrutamiento en las capas superior/inferior porque EMI/EMC .

Ya tuve que usar algunas vías al enrutar desde el conector M12 al magnético debido a la disposición de los pines, pero el tramo del magnético al PHY se encuentra actualmente solo en la capa superior. Solo usaré velocidades 10/100, la longitud enrutada es de aproximadamente 20 mm, puede/habrá un plano de tierra debajo de la señal, todo tiene la misma longitud.

¿Cuál es el mal mayor? ¿Tiene vías o enrutamiento en las capas superior/inferior? ¿Importa en absoluto a esa velocidad/longitud de seguimiento?

Aquí está el diseño original:

Conector M12, magnético, RMII PHY

Aquí está el diseño después de redirigir la entrada para eliminar las vías. Dado que solo se usan 2 pares en 10/100, no me molesté con la coincidencia de longitud/enrutamiento de una sola capa para los otros dos:

ingrese la descripción de la imagen aquí

¿Puedes compartir tu diseño? ¿Puedes evitar las vías intercambiando pines en los imanes? Pero al final, la respuesta probable es (c) no importa a 100 Mpbps.
@ThePhoton agregó un recorte: al mirarlo, posiblemente pueda evitar las vías en la entrada con algunos rastros más largos/intercambio de pines. También moveré esos rastros de energía más grandes del PoE para que no se ejecuten directamente debajo de la señal.
Estaría más preocupado por enrutar las señales de Ethernet aisladas y las señales POE sobre el plano de tierra local. Por lo general, si hay un plano de tierra debajo de las pistas entre el transformador y el conector, no está conectado a la tierra local sino capacitivamente a la tierra del chasis.
@Solo mi comprensión de lo que se requiere en términos de un plano de referencia/tierra no es sorprendente, pero me preguntaba sobre el aislamiento, dado que el PoE debe estar aislado en algo así como 1500V. ¿Puedo escapar sin tener ningún avión debajo de esos rastros, o con un gran vertido que en realidad no está conectado a nada?
¿Qué chip PHY es? Que transformador es? ¿Buscaste diseños de referencia con ellos? Ellos pueden ayudar con el diseño. Creo que también te falta la terminación Bob Smith acoplada a CA para los pares. Y las vías en el par superior son asimétricas, es mejor si tienen la misma distancia eléctrica para que la señal llegue a ambas vías simultáneamente. Habiendo dicho eso, 100M ethernet debería ser fácil, ya que hay pares RX y TX completamente separados, sus longitudes (en mi opinión) no necesitan coincidir. A la potencia POE tampoco le importa si todos los pares coinciden o no. Gigabit y HDBaseT son más difíciles.
@Justme, la terminación de Bob Smith está fuera de la pantalla junto al circuito PoE, ya que ahí es donde está la referencia a tierra. No estaba contento con la señal cruzada/vías asimétricas, pero las líneas se cruzan si toman el camino más directo; Podría ir por el camino más largo para arreglar eso. El chip magnético es Bourns SM51625EL bourns.com/docs/Product-Datasheets/sm51625el.pdf , PHY es LAN8742A-CZ-TR ww1.microchip.com/downloads/en/DeviceDoc/…
Ninguna hoja de datos realmente tiene mucho que sea útil con el enrutamiento
¿Supongo que se trata de un tablero de 4 capas? Parece que está enrutando rastros en algunas de las capas internas, esto no se recomienda. Idealmente, todo debería estar en la capa superior con un plano de tierra continuo como capa debajo. Parece que está utilizando el mismo ancho/espaciado de trazo para las capas internas, esto va a ser incorrecto, los cambios de impedancia del trazo en las capas internas requieren diferentes espaciados/anchos. Si realmente está en la capa superior/inferior, el ancho/espaciado seguirá cambiando debido a la diferencia en la distancia a la capa de referencia (suelo).
@RonBeyer Hice algunos cambios y agregaré el plano interno. ¿Estaría de acuerdo con el punto anterior de Justme de que el plano de tierra no debería ser tierra local sino chasis?
Pulse Engineering tiene un buen artículo sobre esto . También tenga en cuenta que no tiene que hacer coincidir la longitud de los pares RX con los pares TX, solo cada par diferencial.

Respuestas (1)

Empecemos por lo básico. No desea vías en sus señales de alta velocidad porque

(1) las vías pueden atravesar planos de tierra y potencia, por lo que sus cálculos de geometría de impedancia 2D ahora se convierten en cálculos de geometría de impedancia 3D.

(2) todas sus señales necesitan una ruta de retorno. Entonces, si inserta dos vías en una ruta diferencial, también necesita insertar dos vías de conexión a tierra

Consulte la regla 6 de este memorándum: https://www.autodesk.com/products/eagle/blog/8-pcb-grounding-rules/

Además, si se trata de un proyecto grupal, no querrás que todos te culpen por todos los problemas. Será más difícil para ti convencerte a ti mismo o a tu equipo de que estos problemas no provienen de una falta de coincidencia que del ruido de la capa exterior. Porque puede comprar una "caja protectora" que puede probar que las mediciones ruidosas provienen del ruido.

Así que olvídese de las vías de enrutamiento y haga la opción de capa superior/inferior. También ayudará si coloca algunas vías de protección (es posible que deba pedirle al fabricante algunas especificaciones a través de) https://www.altium.com/documentation/altium-designer/via-stitching-and-via-shielding- anuncio _

En cuanto al PoE, parece que le dará algunos problemas si sus rastros están separados por menos de 10 mils. Consulte al fabricante sobre el voltaje/corriente que desea.

No estoy seguro de que la regla 6 se aplique aquí, ya que es una señal diferencial, aislada de gnd
¿Es mejor enrutar Ethernet en la capa superior o usar vías?
RespuestasAquíPolítica de privacidad1y, 0v