Detector sensible a la fase

Question

Detector sensible a la fase

fpga
fase
Física
procesamiento de la señal

zeb

Estoy trabajando en un detector sensible a la fase que usa un FPGA para el procesamiento de la señal. Para una entrada de una sinusoide pura con frecuencia conocida y en el rango de 1 Vrms, necesito encontrar la fase de la entrada en referencia a un señal de referencia producida. Mis matemáticas son las siguientes:

A * s i norte (w_{0} t + ϕ) * s i norte (w_{0} t) = \frac{A}{2} [C o s (ϕ) - C o s (2 w_{0} t + ϕ)]

$A*sin(w_0t+\phi) * sin(w_0t) = \frac{A}{2} [cos(\phi)-cos(2w_0t+\phi)]$

A * s i norte (w_{0} t + ϕ) * C o s (w_{0} t) = \frac{A}{2} [s i norte (ϕ) + s i norte (2 w_{0} t + ϕ)]

$A*sin(w_0t+\phi) * cos(w_0t) = \frac{A}{2} [sin(\phi)+sin(2w_0t+\phi)]$

donde esta mi señal de entrada

A * s i norte (w_{0} t + ϕ)

$A*sin(w_0t+\phi)$ Voy a filtrar los componentes de frecuencia más grandes y me quedaré con

s i norte (ϕ), C o s (ϕ)

$sin(\phi), cos(\phi)$ con lo que puedo determinar la fase a partir de ahí.

Luego me di cuenta de que necesito dar una compensación de CC a la señal de entrada para la conversión de AD, porque ADC tiene un rango de 0-Va. Me perdí allí. La nueva ecuación parece

[V_{o F F} + A * s i norte (w_{0} t + ϕ)] * s i norte (w_{0} t) = V_{o F F} * s i norte (w_{0} t) + \frac{A}{2} [C o s (ϕ) - C o s (2 w_{0} t + ϕ)]

$[V_{off}+A*sin(w_0t+\phi)]*sin(w_0t) = V_{off}* sin(w_0t)+\frac{A}{2} [cos(\phi)-cos(2w_0t+\phi)]$ ¿Debería entonces filtrar las frecuencias w_0 y superiores? Necesito tranquilidad. ¿Hay una mejor manera?

tom carpintero

Si mide el código de salida del ADC cuando solo se aplica su nivel de polarización de CC, simplemente puede restar ese valor de todas las muestras de ADC y la compensación de CC desaparece.

zeb

Gracias. Los documentos de mi proyecto describen la señal de entrada como "en el rango de 1 Vrms". Lo tomé como el máximo. Entonces, si doy 0.5 Vrms, ¿no iría mal? ¿Y si la señal del generador de señales no fuera tan precisa?

Respuestas (2)

Detector sensible a la fase

Si mide el código de salida del ADC cuando solo se aplica su nivel de polarización de CC, simplemente puede restar ese valor de todas las muestras de ADC y la compensación de CC desaparece.
Gracias. Los documentos de mi proyecto describen la señal de entrada como "en el rango de 1 Vrms". Lo tomé como el máximo. Entonces, si doy 0.5 Vrms, ¿no iría mal? ¿Y si la señal del generador de señales no fuera tan precisa?

david tweed · Answer 1

Tu enfoque está bien. Puede ser útil pensar en ello como una DFT de "un canal" (transformada discreta de Fourier).

Lo que se está perdiendo es el hecho de que si hay un sesgo de CC en los datos de ADC, esto se convierte mediante la multiplicación en componentes de CA que tienen una media de cero siempre que el período de integración sea un número entero de ciclos de su referencia ω ₀ _ Estos componentes se filtrarán y no tendrán ningún efecto en sus salidas Asin(Φ) y Acos(Φ).

Andy alias · Answer 2

¿Hay una mejor manera?

Puede hacer lo que la mayoría de la gente haría, una puerta exclusiva o: -

Convertiría su onda sinusoidal y su fase de referencia en ondas cuadradas (usando un comparador) y simplemente las alimentaría al EXOR. El nivel promedio de la salida representa la fase entre las dos señales. En el ejemplo 1 que es cero, en el ejemplo 2 el nivel medio ha subido. En el ejemplo 3, las dos señales están casi en fase de salida y el nivel promedio es casi un nivel analógico equivalente a 1 lógico. En el ejemplo 4, las dos señales están en oposición de fase y la salida = 1 lógico.

El punto medio, es decir, a medio camino entre 0 y el nivel lógico 1, es de 90 grados.

Este enfoque se basa completamente en los cruces por cero, lo que lo hace muy sujeto al ruido (lo que provoca fluctuaciones en los cruces por cero) y hace que sea imposible resolver las diferencias de fase que son más pequeñas que el período de muestra. El enfoque DSP que persigue el OP (esencialmente una DFT de 1 canal) es mucho más robusto contra el ruido y brinda una resolución de fase más alta.
La robustez frente a la variación de amplitud podría ser de gran importancia.
¿Está tratando de sugerir que la medición de fase DFT se ve afectada de alguna manera por la amplitud? No lo es; de hecho, le brinda una estimación precisa de la amplitud además de la fase.

Detector sensible a la fase

zeb

tom carpintero

zeb

Respuestas (2)

david tweed

Andy alias

david tweed

Andy alias

david tweed

Complejidad de tiempo para la implementación de correlación en FPGA

Hardware de radio definido por software

¿Cómo pueden los valores de fase capturar el movimiento del video?

El cambio de fase del reloj no funciona en FPGA

Comparador: seno ruidoso a onda cuadrada, ¿cuánto ruido de fase?

Comprender la lógica del detector de frecuencia de fase

FPGA - Entradas síncronas con mayor frecuencia que el reloj de la placa

Flip flop D estructural en Verilog

¿Qué le hace un cambio en el dominio del tiempo a la fase en el dominio de la frecuencia?

¿Puedo usar lenguaje C para programar un CPLD/FPGA?