Comprender el cambio de fase del integrador PLL VCO

En el dominio del tiempo, la salida del VCO es

w(t)=w,n + Ko*Vc(t) con constante VCO Ko y tensión de control Vc(t)

Para Vc(t)=0 la frecuencia nominal es w,n.

Con w=d(fi)/dt

llegamos a una función integral para phi(t).

Aplicando la transformada de Laplace tenemos

PHI(s)=Ko*Vc(s)/s.

Eso significa: El cambio de fase de 90 grados está entre la fase VCO y el voltaje de control Vc(t). Tenga en cuenta que este voltaje de control no es un voltaje de CC, pero puede variar, en particular durante el proceso de bloqueo. Incluso en condiciones bloqueadas, Vc (t) no es un voltaje de CC fijo, sino que oscila (un poco) alrededor del punto "bloqueado".

¿Es el voltaje de control? Pero, entonces eso es un voltaje de CC, ¿verdad?

Si fuera un voltaje de CC (sin cambios), no sería bueno para controlar nada.

Donde veríamos un cambio de fase de 90 ° es si en su gráfico en lugar de variar$V_{control}(t)$con una función de paso, la variamos con una sinusoide. Entonces el$\phi(t)$función también sería una sinusoide, y retrasaría la$V_{control}(t)$señal en 90°.

Cuando vea el error de fase triangular, significa que el bucle del servo del VCO está pasando de retroalimentación negativa a retroalimentación positiva en movimiento constante hasta que no se deslice ningún ciclo. El diseño del filtro, una deriva de VCO y un error de tolerancia inicial, juega un rol enorme (sin juego de palabras) al capturar la frecuencia entrante y anular el error de frecuencia.

Dado que es un detector de cuadratura (compensación de 90 grados cuando está bloqueado), el voltaje de CC del error de bucle se desplazará al valor promedio para el VCO que coincide con la frecuencia de entrada. Este VCO podría ser un VCO de amplio rango de sintonización RC como mi ejemplo a continuación o un error de frecuencia de 1 parte por mil millones ultraestable horneado TCVCXO que se sintoniza con un reloj GPS.

Los factores que controlan el "rango de captura de error de VCO" del filtro y la fluctuación de fase final con bandas laterales subarmónicas y ruido de fase están más allá del alcance de esta pregunta, pero las ventajas y desventajas son fluctuación y tiempo de bloqueo.

Este ejemplo es bastante rápido , pero no el diseño de PLL más rápido, pero también tiene un alto nivel de ruido de fase. Intencionalmente, seleccioné R para compensar el error inicial del VCO en >50 % al restablecer la alimentación, pero sigue rastreando 50 Hz en aproximadamente 80 ms o 4 ciclos. Para obtener un tiempo de bloqueo más rápido y un ruido de fase mucho menor, se requieren algunos otros trucos, como interruptores analógicos de doble ancho de banda y un detector de bloqueo o algún otro método digital.