Comportamiento del estado "apagado" de la puerta de transmisión ALD1106/1107 en LTSpice

Estoy haciendo una puerta de transmisión usando archivos modelo ALD1106 NMOS y ALD1107 PMOS. Para -5V (a NMOS y +5V a PMOS), con una entrada de 5V, la salida debería ser 0 ya que los transistores estarían apagados. Pero la salida viene 5V.

Qué funciona : cuando los voltajes de NMOS y PMOS son de +5 V y -5 V respectivamente, el voltaje de la fuente se refleja en el drenaje.

Lo que no funciona : cuando los voltajes de NMOS y PMOS son de -5 V y +5 V respectivamente, el voltaje de la fuente se refleja en el drenaje. La puerta debe estar en modo apagado.

Lo que he intentado : mi voltaje de entrada objetivo en la fuente es una onda sinusoidal de amplitud 1Vpp y frecuencia 1kHz. Ahora sé que la condición para que el interruptor esté apagado es Vgs (puerta a fuente) <Vth (umbral). Entonces, para mi caso de entrada sinusoidal y voltaje de suministro (que es + o -5 voltios), la condición podría no ser cierta ya que Vth es un estado de alrededor de 0.8V en el archivo de especias. Entonces, cambié la entrada sinusoidal a 10Vpp para tener un máximo de 5V. Pero la entrada aún se refleja en la salida incluso en condiciones de apagado.

Nota sobre el inversor : he usado el inversor predeterminado de [digital] en el banco de componentes LTSpice. Para obtener +/- 5V, he agregado "Vhigh=5 Vlow=-5 Ref=0" a la línea de "valor" en los atributos del inversor (y por atributos me refiero a cuando uno hace clic derecho en el inversor y obtiene un cuadro de diálogo con algunos atributos como valor, valor2, línea de especias, línea de especias2)

Mi esquema :

Esquema de la puerta de transmisión

Contenido del archivo de especias ALD1106/1107 :

Model file for ALD1106 and ALD1107
SPICE Level 1

.MODEL ALD1106 NMOS (LEVEL=1 CBD=0.5p CBS=0.5p CGDO=0.1p CGSO=0.1p GAMMA=.85
+ KP=479u L=10E-6 LAMBDA=0.029 PHI=.9 VTO=0.8 W=20E-6)

.MODEL ALD1107 PMOS (LEVEL=1 CBD=0.5p CBS=0.5p CGDO=0.1p CGSO=0.1p GAMMA=.45
+ KP=206u L=10E-6 LAMBDA=0.0304 PHI=.8 VTO=-0.82 W=20E-6)

Esto está presente dentro de un archivo llamado ald.txt que incluyo usando la declaración ".lib ald.txt". Luego estoy usando el NMOS y PMOS predeterminados del banco de componentes LTSpice y los estoy renombrando a ALD1106 y ALD1107 respectivamente para que se comporten como los transistores deseados.

Salida observada (para onda sinusoidal de amplitud 10 Vpp) :Producción

Lo que esperaba : el voltaje de salida sea 0 ya que el interruptor está apagado, pero la salida es la misma que la entrada (como puede ver dos trazas superpuestas tomadas en la entrada y la salida).

Netlist de mi archivo asc :

* C:\Users\w\Desktop\LTSpice Models\Lab 5\Transmission Gate_Switch\Transmission_Gate.asc
V1 N001 0 -5
A1 N001 0 0 0 0 N004 0 0 BUF Vhigh=5 Vlow=-5 Ref=0
V2 N002 0 SINE(0 5 1000)
M1 N003 N001 N002 N002 ALD1106
M2 N002 N004 N003 N003 ALD1107
.model NMOS NMOS
.model PMOS PMOS
.lib C:\Users\w\Documents\LTspiceXVII\lib\cmp\standard.mos
.tran 0.005
.lib ald.txt
.backanno
.end

¿Hay algo más allá de mi base de conocimientos actual que me perdí o es algo tonto que estoy pasando por alto? ¿Por qué no está sucediendo el estado "apagado"?

Agregue una carga a su salida de "puerta de transmisión"
Sí, funcionó con una carga de 1000 ohmios. Ahora, ¿por qué lo hizo? Quiero decir, ¿no debería el esquema mostrar un comportamiento adecuado sin carga? Si hiciera el circuito en la placa de prueba, no pensaría en conectar la carga, lo mediría directamente porque esa es mi salida. ¿Por qué agregar una carga? Ohk, ¿es que cuando mediré, mi voltímetro se convertirá en la carga y esto es lo que me perdí?
Lo haces bien. Exactamente: cuando mide, carga la salida con la 'sonda de alcance'. Simule el circuito con una carga de 10 MOhm y aún funciona.

Respuestas (1)

Estas puertas de transmisión están construidas con MOSFET de 4 pines por una razón: el 4. ° pin debe estar vinculado al potencial de voltaje más bajo (NMOS) o más alto (PMOS). Con esto en mente, aquí hay una versión reelaborada:

prueba

Observe dónde está conectado el cuarto pin de cada MOS. Además, no hay necesidad de una resistencia de carga en este caso: Rse .stepalterna entre 10k(encendido) y 1g(apagado), y la salida es prácticamente la misma. Sin embargo, en la vida real, tendrías algún tipo de carga.

La hoja de datos de estos dispositivos incluso muestra esto al llevar los nodos del cuerpo NMOS y PMOS a los pines V- y V+ respectivamente. De hecho, nunca supe que fabricaban dispositivos como estos fuera del viejo CD4007, así que fue genial descubrirlos.
Aquí, dado que los cuerpos de MOS no están en cortocircuito a las fuentes, tenemos que considerar el efecto del cuerpo, ¿verdad?