¿Cómo abordan los diseñadores de ASIC el diseño para voltajes de suministro extremadamente bajos como 0,3 V?

En el diseño ASIC, existe una compensación entre el rendimiento y la eficiencia energética. Dado que la mayoría de las CPU de consumo están diseñadas para un rendimiento máximo, funcionan con voltajes y frecuencias de reloj elevados, tienen grandes cachés, utilizan predictores de bifurcación complejos, etc. El costo es muy alto el consumo de energía por operación.

Por el contrario, los ASIC de minería de Bitcoin están diseñados para una máxima eficiencia energética. Por lo tanto, tienden a tomar decisiones de diseño opuestas. Por ejemplo, usan voltajes de suministro más bajos, incluso si (como resultado) sus transistores necesitan cambiar más lentamente y la frecuencia del reloj debe reducirse. Esto a menudo reduce la métrica clave de energía por operación porque el consumo de energía escala como F V 2 .

Como ejemplo extremo, BitFury anuncia que su ASIC más reciente, "Clarke", puede funcionar con solo 0,3 V. Eso me parece realmente bajo, posiblemente incluso en el régimen de subumbral; Clarke se fabrica utilizando el proceso de 14 nm de UMC , que normalmente necesita 0,8 V. Entonces, mi pregunta es: ¿cómo abordaría un diseñador de ASIC el diseño de un ASIC para operar con un voltaje de suministro tan bajo?

¿Qué dirías si te preguntara qué combustibles le puedes poner a un motor? Totalmente, completamente dependiente del diseño del motor en sí.
@DKNguyen, ¿qué factores influyen en el límite? ¿Depende principalmente del diseño ASIC o del proceso de semiconductores?
El proceso de semiconductores y cuántos transistores decide apilar en un tótem.
Si hubiera una respuesta final a esta pregunta, entonces compañías como BitFury no estarían anunciando que han mejorado el estado del arte anterior.
Solo las CPU de escritorio consumen mucha energía en estos días. La mayoría de los microcontroladores tienen una función de bloqueo por baja tensión o baja tensión para evitar un funcionamiento poco fiable en condiciones de baja tensión de alimentación y evitar la corrupción de datos. Sin una hoja de datos, no puedo decir si garantizan que cada chip funcione con un suministro de 0,3 V, o solo que uno de los prototipos de chips que una vez probaron en el banco a temperatura ambiente funcionó a 0,3 V durante un experimento de prueba de banco. Dado que este ASIC solo ejecuta hashes de bitcoin, ¿quizás la validación es más simple o nadie se da cuenta si a veces falla?
Tal como está, esta pregunta es un poco como preguntar cuánto tiempo es un trozo de cuerda... ya que no podemos decir qué hay técnicamente detrás de la afirmación de BitFury; (1) ¿La pregunta es qué aspectos del proceso de fabricación de circuitos integrados afectan las características del MOSFET, como el voltaje de umbral y la capacitancia de la puerta? (2) ¿La pregunta es cómo validar experimentalmente un diseño o determinar el voltaje de suministro mínimo requerido para una operación correcta 100% garantizada? (3) ¿La pregunta es cómo un diseñador de ASIC generalmente aborda el diseño para voltajes de suministro muy bajos?
@MarkU, gracias, sus comentarios me ayudaron a aclarar mi proceso de pensamiento. Creo que mi pregunta real está más cerca de (3), ¿cómo abordaría un diseñador de ASIC el diseño para voltajes de suministro muy bajos? Editaré la pregunta para aclarar eso.
La pregunta es demasiado amplia.
Creo que la pregunta es muy razonable.
" Por ejemplo, usan voltajes de suministro más bajos, incluso si (como resultado) sus transistores necesitan cambiar más lentamente y la frecuencia del reloj debe reducirse. " - parece contraproducente para esta aplicación.
Excelente artículo que analiza el diseño de subumbral, de visualización gratuita: ieeexplore.ieee.org/ielx5/4563671/4785770/…

Respuestas (2)

Creo que puedes haber confundido energía y poder. Un componente principal del consumo de energía en los circuitos digitales CMOS es la energía requerida para cambiar la capacitancia de la señal, y esta energía es proporcional a F × V D D 2 .

Sin embargo, la energía es la integral del poder en el tiempo. Si reduce el consumo de energía a la mitad pero necesita el doble de tiempo para realizar el mismo cálculo, la energía sigue siendo la misma.

El truco consiste en reducir el consumo de energía manteniendo alta la frecuencia del reloj. Si va a reducir el voltaje de la fuente de alimentación, también debe disminuir el voltaje de umbral del transistor para poder cambiar las capacitancias rápidamente. Es difícil controlar con precisión el voltaje de umbral, por lo que, en algunos casos, el voltaje del cuerpo del MOSFET se controlará dinámicamente para ajustar los umbrales en tiempo real.

Sin embargo, en algún momento la potencia perdida debido a la fuga por debajo del umbral supera la potencia ganada al disminuir el voltaje de suministro. No es un juego fácil de jugar.

CMOS de ultra bajo consumo es Samsung, TMSC, ST, TI, Apple, ARM y algunos otros negocios.

Hay muchos enfoques para reducir el consumo de energía del microprocesador o ASIC.

  1. MOSFET de subumbral

  2. lógica adiabática

    Wikipedia - Circuito adiabático :

    A diferencia de los circuitos CMOS tradicionales, que disipan energía durante la conmutación, los circuitos adiabáticos reducen la disipación siguiendo dos reglas clave:

    • Nunca encienda un transistor cuando haya un potencial de voltaje entre la fuente y el drenaje.
    • Nunca apague un transistor cuando la corriente fluye a través de él.

  3. Proyecto Mono de ARM

    https://community.arm.com/developer/research/b/articles/posts/m0n0-a-flashback

¿Puede señalar algún ejemplo de procesador de grado de consumidor que use lógica adiabática? Mi impresión es que esto es casi enteramente de interés académico.
La lógica adiabática aún no ha alcanzado el nivel de grado del consumidor.
Esto está fuera de mi experiencia, pero 0.3V casi tendría que ser un subumbral, ¿verdad?
Realmente no puedo decir con seguridad. Solo confío en los grandes fabricantes. Yo no usaría esa parte. Es demasiado pronto para circuitos sub 1 V.
¿Cómo abordan los diseñadores de ASIC el diseño para voltajes de suministro extremadamente bajos como 0,3 V?
RespuestasAquíPolítica de privacidad1y, 0v