¿Qué es la capacidad de disipación de potencia?

Esta pregunta se deriva de la respuesta a otra pregunta ¿ Cuál es la corriente de entrada del 74HC595?

La respuesta hace una nota al OP, que también debe considerar la capacitancia de disipación de energía.

Mi pregunta es ¿cuál es la capacidad de disipación de energía? ¿Y dónde entraría en juego en términos de diseños?

Respuestas (1)

La disipación de energía de un chip CMOS se puede considerar como la suma de la disipación de energía estática (corriente de fuga multiplicada por el voltaje de suministro) y la disipación de energía dinámica.

A su vez, la disipación de potencia dinámica consiste en la disipación de potencia relacionada con la conmutación de nodos y controladores internos y la disipación de potencia relacionada con la conmutación de la capacitancia de carga externa. Cada vez que carga y descarga (un ciclo) se consume la energía de un capacitor E = C V 2 2 , entonces si la frecuencia es F 0 entonces el consumo de energía dinámico es P = F 0 C V 2 2 (por nodo). La mitad de la energía transferida se pierde como calor en cada borde.

En el caso del 74HC595, el consumo de energía dinámico interno es entonces

PAG d y norte i norte t = F 0 C PAG D V 2 2 (especificado en la hoja de datos como con todos los bits de conmutación)

Para obtener la disipación de potencia total, agregaría la disipación de potencia estática, la disipación de potencia dinámica interna anterior y la disipación debida a la capacidad de carga en cada salida

(de igual manera será F 0 C L V 2 2 para cada salida).

Aunque la disipación de potencia estática está mayormente relacionada con la tensión de alimentación, tenga en cuenta que la disipación de potencia dinámica es proporcional al cuadrado de la tensión de alimentación, por lo que una reducción en la tensión de alimentación de 5 V a 1,8 V (2,8:1) reducirá la tensión dinámica. consumo de energía por un factor de 7.7:1.

Por lo tanto, si es un diseñador a nivel de placa y está interesado en la baja potencia, puede usar la frecuencia más lenta y (especialmente) el voltaje de suministro más bajo posible. Si es un diseñador de chips, desea que las piezas funcionen con voltajes de suministro muy bajos (lo que significa que, en general, no pueden manejar voltajes relativamente altos). Como efecto secundario, estos transistores tienden a tener más fugas, por lo que la disipación de energía estática aumenta incluso para los transistores que no conmutan en absoluto.

Me encantó. Lo deja mucho más claro. ¿Cómo se sabe/aprende esto? No lo vi especificado en la hoja de datos que esto es lo que significa. Supongo que esto puede aplicarse a cualquier parámetro en la hoja de datos. ¿Es solo experiencia?
La relación es conocida. La definición de Cpd y las ecuaciones se describen mejor en algunas hojas de datos que en otras.