Voltaje de umbral Mosfet

de la teoría MOS sabemos que, en el caso de un sustrato P, un voltaje Gate-Bulk superior a un cierto valor de umbral crea una capa de inversión, en este caso hecha de cargas negativas. Esto también se describe en wikipedia ( https://en.m.wikipedia.org/wiki/MOSFET ).

Pero siempre consideramos como voltaje umbral el que existe entre Gate y Source, y esto parece contrastar con la descripción anterior. La respuesta no puede ser (como alguien me dijo) "Los terminales de origen y masivo a menudo están conectados entre sí", hay un análisis más profundo.

Por ejemplo, consideremos un circuito de transistor de paso hecho con un MOSFET de canal N ( ingrese la descripción del enlace aquí ).

La señal de entrada se envía al drenaje y la señal de salida se toma en la fuente. Su valor máximo es VDD - Vumbral ya que a partir de ese valor, la tensión Vgs sería inferior a Vumbral, como sabemos por teoría. De este análisis entendemos que el voltaje que enciende un NMOSFET es el que hay entre la puerta y la fuente. Y aquí la Fuente no está conectada a Bulk, que está en GND. Esto no está de acuerdo con la teoría MOS.

Entonces, ¿cuál es el voltaje que enciende un NMOSFET?

@TemeV ¡Me disculpo si encontró mi comentario grosero! No estaba destinado a ser...

Respuestas (3)

Debe saber que los electrones para la capa de inversión, formada debajo de la puerta, provienen del terminal fuente del MOSFET, por lo tanto, es el V GRAMO S que enciende un n-MOS. Pero la barrera potencial entre la fuente y el volumen depende del potencial del volumen. Por lo tanto, el voltaje de umbral en sí mismo depende de él (potencial de volumen), conocido como efecto de cuerpo.
Puede leer más sobre esto aquí: https://en.wikipedia.org/wiki/Threshold_voltage

Pero, ¿por qué en la teoría de semiconductores de óxido de metal está escrito que la capa de inversión en el sustrato se debe al voltaje de masa de la puerta?
Además, ¿por qué los electrones provienen de la fuente y no del drenaje?
@ Kinka-Byo ¿Puede señalar alguna fuente que diga que la capa de inversión se forma debido al voltaje de Gate-bulk?
Sí, por ejemplo, el enlace de wikipedia que inserté en la pregunta, es este ( en.m.wikipedia.org/wiki/MOSFET ), en la sección "Operación".
@ Kinka-Byo Esa sección es para MOS-Capacitor donde no hay fuente (y drenaje), por lo que, de hecho, los electrones deben provenir de la mayor parte. Pero la operación es diferente para MOS-FET.
Ah ok, no lo consideré. Pero, ¿por qué los electrones provienen de la Fuente y no del Bulk o del Drenaje?
Para eso, debe mirar los diagramas de bandas de energía ... En pocas palabras, la fuente tiene más electrones que el volumen y, por lo tanto, la barrera potencial para los electrones de la fuente es comparativamente menor ... Le recomiendo que lea el libro llamado MOS Transistor de Tsividis.
Vale, muchas gracias

Algunos FlipFlops usan PassGates para cambiar entre Feedback (almacenar un bit) y Actualizar (cambiar el bit).

Los PassGates se ven así

esquemático

simular este circuito : esquema creado con CircuitLab

Observe que los FET son de 4 terminales. A medida que varía la señal, varía el voltaje del canal de la puerta y varía la resistencia del canal, y variarán los tiempos de configuración/retención de FF.

La señal de entrada se envía al drenaje y la señal de salida se toma en la fuente. Su valor máximo es VDD - Vumbral ya que a partir de ese valor, la tensión Vgs sería inferior a Vumbral, como sabemos por teoría. De este análisis entendemos que el voltaje que enciende un NMOSFET es el que hay entre la puerta y la fuente. Y aquí la Fuente no está conectada a Bulk, que está en GND. Esto no está de acuerdo con la teoría MOS. Entonces, ¿cuál es el voltaje que enciende un NMOSFET?

Supongo que te estás olvidando o nadie te lo dijo, que los mosfets están en estado de conducción. Hay dos tipos de modo de mejora (a 0 conducción) y modo de agotamiento (a 100% de conducción). La puerta aumenta la corriente en los tipos de modo de mejora (encendido), mientras que la puerta disminuye la corriente en el agotamiento (apagado). La operación de polarización del voltaje de la compuerta depende del tipo de canal de la compuerta y del modo operativo para el que está diseñado. Para un tipo N, los dispositivos en modo de mejora tienen umbrales positivos y los dispositivos en modo de agotamiento tienen umbrales negativos; para un tipo P, modo de mejora negativo, modo de empobrecimiento positivo.

El estado de la puerta es el estado de la puerta y si su ejemplo usara mosfets de modo de agotamiento de canal N, la puerta se quedaría allí flotando justo por encima del umbral y permitiría que la corriente fluya hasta que la puerta esté conectada a tierra o se aplique un voltaje de CC negativo.

Creo que el OP entiende esto muy bien. Afirmaron que "el voltaje superior a un cierto valor de umbral crea una capa de inversión", lo que indica claramente que estamos hablando de un MOSFET de mejora. Por otro lado, ¿qué significa "el estado de la puerta es el estado de la puerta"? No es la puerta lo que determina si un dispositivo es una mejora o un agotamiento, es el dopaje del silicio que se encuentra debajo.
Gate no tiene nada que ver con esto. Como creo que él piensa que todos ellos se comportan como mosfets mejorados, pero para confundir aún más su pregunta, el ejemplo tampoco decía eso. Simplemente creo que el OP no sabe que hay mosfets "siempre encendidos" y tipos "siempre apagados". [Editado por un moderador]