Supongo que esta su fuente de reloj es una salida de reloj dedicada en la MCU, por lo que debería poder manejar bien las velocidades de cambio (suponiendo que esté diseñado para estas frecuencias). Una posible fuente de timbre podría ser los efectos de la línea de transmisión (o cualquier problema de diseño defectuoso).

Una regla general es que si su longitud de onda es mayor que 10 veces la longitud de la traza, puede ignorar los efectos de la línea de transmisión.

Una onda cuadrada se compone de armónicos impares, así que tomemos el quinto armónico a 500 MHz. Con 2/3 de la velocidad de propagación de la luz, la longitud de onda es ~0,4 m. Esto es más de 10 veces la longitud de su rastreo, por lo que probablemente pueda ignorarlos. Sin embargo, considerando el séptimo armónico, es una historia diferente. Ahora los efectos de la línea de transmisión sí importan.

La técnica habitual para sortear los efectos de la línea de transmisión es usar resistencias de impedancia adaptadas (no un filtro RC). Esto es relativamente fácil cuando tiene un cable con una impedancia característica nominal; es más difícil para un trazo y depende de la geometría. Por ejemplo, he enlazado la forma de calcular la impedancia característica de una microcinta . Por lo general, puede encontrar calculadoras en línea que manejan varias geometrías comunes.

Dado que su seguimiento de reloj siempre se originará en la MCU, puede colocar esta resistencia de terminación en serie con el seguimiento cerca del pin de salida del reloj (nuevamente siguiendo la regla general de <10x la longitud del seguimiento).

Otra forma de medir cuánto debe preocuparse por los efectos de la línea de transmisión es con este simulador de línea de transmisión en línea (enchufe desvergonzado). En el armónico 11, la amplitud ha disminuido a 1/11 de la amplitud de la frecuencia fundamental, por lo que puede usar el inverso del armónico 11 (909ps) como el tiempo de subida y bajada. Elija un R1 (resistencia de terminación) que no coincida bien y vea si el nivel de timbre supera el ~10 % (o cualquier tolerancia que considere aceptable para su aplicación) para determinar si debe preocuparse por la terminación.

editar:

La razón por la que no se usa un circuito RC es porque no resuelve el problema de la línea de transmisión. Para ilustrar esto, he creado dos circuitos:

Filtrar cerca de CPLD

El primer circuito coloca el filtro RC en el extremo receptor de la línea de transmisión (cerca del CPLD).

Simulé esto usando varios valores para C1. R1 y R2 se eligieron intencionalmente para que no coincidieran con la impedancia característica.

C1 = 100pF ($f_{-3dB} = 1590 MHz$)

C1 = 330pF ($f_{-3dB} = 482 MHz$)

C1 = 500 pF ($f_{-3dB} = 318 MHz$)

Como puede ver, ninguno de estos es efectivo para reducir el exceso; simplemente convierten tu agradable onda cuadrada definida en basura.

Filtrar cerca de MCU

C1 = 100pF ($f_{-3dB} = 1590 MHz$)

C1 = 330pF ($f_{-3dB} = 482 MHz$)

C1 = 500 pF ($f_{-3dB} = 318 MHz$)

Parece que esta es una técnica efectiva, sin embargo, si observa el caso de 500pF, el borde del reloj se está volviendo cada vez más exponencial. Eventualmente disminuirá la amplitud de salida, lo cual no es bueno.

Podría construir un filtro de orden superior que sea mucho mejor para eliminar solo las frecuencias por encima del límite de la línea de transmisión, pero hay problemas:

1. Estos realmente eluden el problema real y no siempre se pueden usar.
2. Estos requieren muchos componentes y ocupan mucho espacio en la junta. ¡Incluso puede encontrarse con efectos de línea de transmisión antes de llegar al final del filtro!
3. Una resistencia de terminación es una sola resistencia, lo cual no es nada difícil de hacer.

Tanto la velocidad de giro demasiado alta como la demasiado baja no son buenas, según here .

Para las señales de entrada de reloj, los flancos de reloj muy lentos captan grandes cantidades de ruido de conmutación de la placa y el dispositivo. Además del problema del ruido, los bordes de reloj más lentos son más susceptibles al jitter, lo que puede reducir los márgenes de tiempo ya ajustados en los diseños de alta velocidad.

Para las señales de entrada de datos, las velocidades de flanco muy rápidas provocan problemas de ruido de entrada de conmutación simultánea (SSI) en los buses de datos anchos. También pueden ocurrir problemas de diafonía.

Por lo tanto, asegúrese de que su velocidad de respuesta no sea demasiado alta ni demasiado baja.

Suponga que su reloj de 100 MHz necesita un tiempo de subida/bajada de 1,7 ns, según la regla de 2 pulgadas/ns, su traza debe ser inferior a 3,5 pulgadas, aproximadamente 9 cm. Si puede controlar la longitud de su rastro en aproximadamente 3 cm, es posible que no necesite la terminación.

Sin embargo, si debe reducir la velocidad de giro (puede que no se deba a un problema de timbre sino a los problemas proporcionados por el enlace anterior), puede usar el circuito RC. Puede consultar este enlace , p. 2.