Bajo rendimiento en el chip MC34063. Voltajes BJT incorrectos, tiempos fuera de especificación: cómo no confiar en una hoja de datos

EDITAR en la parte inferior.

En referencia a una pregunta anterior que resolví, estaba relacionada con una configuración de impulso inversor del MC34063 con el siguiente arreglo:

Foto 1ingrese la descripción de la imagen aquí

Me di cuenta de que mi circuito y mis cálculos eran correctos, y la pregunta se resolvió. Sin embargo, lo que quedó abierto fue otro problema: por qué, a partir de las mediciones, el Vsat del interruptor interno era de 1,6 V aproximadamente, mientras que siguiendo la selección de componentes, aún debería estar en el rango de menos de 0,5 V (de la hoja de datos).

Para recapitular la selección de componentes:

  • R1 = 0,33 ohmios
  • C1 = 47 μF (electrolítico)
  • R2 = 49,5 kiloohmios
  • R3 = 2,49 kiloohmios
  • C3 = 680pF
  • D1 = V4PAN50-M3/I
  • L1 = SRN1060-221M
  • C6 = 47 μF (electrolítico)

Tenía los 50 mA correctos con el voltaje de entrada mínimo de 6,5 V, que se puede obtener con la siguiente fórmula:

t o norte t o F F = | V o | + V d i o d mi V i norte − V s a t

Midiendo la relación de tiempo de encendido/apagado en el peor de los casos de voltaje de entrada mínimo con la carga máxima (50mA), descubro que el voltaje de entrada mínimo es de 6.5V, ya que la relación de tiempo de encendido/apagado es 5.2 y el Vsat es 1.6 v Poner valores en la fórmula realmente verificará lo que está sucediendo.

Mi pregunta es por qué el chip mantiene una relación de tiempo de encendido/apagado cercana al mínimo en la hoja de datos con las 6 partes que probé, y por qué el Vsat es tan alto (fuera de las especificaciones).

Esta es la adquisición del alcance del pin 3 en el canal 1 (condensador de tiempo) y el pin 2 en el canal 2:

Imagen 2ingrese la descripción de la imagen aquí

Y aquí, en los canales 2 y 4, están, respectivamente, el pin 2 y el pin 1 (en cortocircuito con 7 y 8), que muestran el voltaje de entrada en alrededor de 6,5 V (aunque en la adquisición es más bajo a 6,1 V...), y durante el tiempo de funcionamiento, el voltaje del inductor es de alrededor de 4,5 V, consulte la adquisición:

Imagen 3ingrese la descripción de la imagen aquí

La adquisición se toma con una carga ligera, como puede ver, la corriente del inductor llega a cero y el voltaje oscila a una cierta frecuencia resonante antes de decaer a cero.

¿Hay algo obvio aquí?

EDITAR:

  • Hubo una queja por no tener el esquema original que he usado, así que aquí está.
  • Además, en una respuesta me han señalado que el máximo Vce sat es 1.3V, mientras que quiero mencionar que fue 0.5V. De hecho, me equivoqué, pero también es importante mencionar que esto todavía no explica mi lectura de 1,6 V, que está por encima del máximo absoluto.
  • Una adquisición de alcance no fue convincente, así que como no tengo acceso a él ahora, actualizaré con uno mejor un poco más tarde.

EDITAR 1:

  • Adquisición de alcance actualizada publicada en este EDIT1:

Imagen 4ingrese la descripción de la imagen aquí

El timbre natural del oscilador ahora muestra que no hay ningún error fundamental en mi configuración/calibración.

La pregunta abierta, considerando las observaciones que recibí del Vce_sat, es la siguiente:

¿Por qué el V_ce se mantiene alrededor del valor máximo de la hoja de datos (máx. 1,3 V, medido 1,6 V), lejos de lo típico? Y, de la pregunta anterior , ¿por qué la relación t_on/t_off se mantiene alrededor del valor mínimo de 5,27, donde el mínimo es 5,2? ¿Está esto relacionado de alguna manera? ¿Me perdí algo más?

Me pregunto si alguien más tuvo un problema similar con especificaciones similares. Estoy usando un PCB que diseñé. Como no tengo problemas para publicar la conexión a tierra de la parte superior de la placa de prueba que hice (la parte inferior es solo un plano GND completo) y también una vista en 3D, espero poder brindar más información ahora:

Además, el componente efectivamente montado, es el que se muestra en el esquema inicial.

Imagen 5 ingrese la descripción de la imagen aquíImagen 6ingrese la descripción de la imagen aquí

Cuando muestra un diagrama de circuito, triunfa sobre las palabras. Cuando luego usa palabras para dar nuevos valores de componentes ya colocados en ese esquema, le hace un flaco favor al lector. Use su editor de imágenes favorito y actualice el circuito y deseche las palabras que intentan (bastante mal) hacer lo mismo. Simplifique para el lector y ponga notas en el diagrama sobre la resistencia de carga. Sea específico y no le pida a la gente que adivine.
¿Estás seguro de que tu visor está correctamente calibrado? Quizás uno de los canales tiene un poco de compensación de voltaje, lo que hace que la diferencia calculada sea incorrecta. Intente conectar ambos canales al pin 1 y vea si obtiene una diferencia de cero.
Con respecto al esquema, realmente espero que ayude más con la nueva actualización. @TooTea Pondré una adquisición más completa pronto.
No puedo entender las tomas de alcance, ¿de qué color es qué pin?
@bobflux Edité con el canal especificado asociado al pin relativo. ¡Olvidé eso para la primera imagen!
¡DE ACUERDO! En la primera toma del alcance, "pin 1 (cortocircuitado con 7 y 8) en el canal 2", veo que el voltaje cae mucho y la configuración de entrada es 10 V/div CC, pero ¿cómo puede ser esto si los pines 1-7-8 son se supone que es el voltaje de entrada, debería ser bastante estable ...
Vaya, invertí la descripción de la imagen, ahora es correcta, disculpas. No debería haber otros errores con suerte.
@thexeno, ¿todavía hay un aspecto sin respuesta o este problema está resuelto?
@ChristianB. Mis disculpas, no pude analizar las respuestas como lo hice ahora. Soy consciente del tiempo de vencimiento de la recompensa.

Respuestas (5)

Una breve simulación de verificación usando LTSpice y el modelo MC33063A de http://ltwiki.org/index.php?title=Simulating_the_MC34063_in_Inverter_Configuration_with_an_Accurate_TL431A_Model produce el siguiente comportamiento (uno tiene que eliminar la declaración I2 debajo del comentario "forzar f/f reset at startup" en el modelo):

Resultado de la simulación del circuito MC34063. Resultado de la simulación para el circuito mostrado. Se muestra el voltaje antes (verde) y después (azul) del transistor.Resultado de la simulación para el circuito mostrado. Se muestra el voltaje antes (verde) y después (azul) del transistor.

Esto está en un buen acuerdo con las curvas capturadas. Una breve inspección muestra la corriente a través de R3 y la caída de voltaje entre los pines 1, 7, 8 y 2 según la simulación.ingrese la descripción de la imagen aquí

¿Entonces qué está pasando? Bueno, una búsqueda breve arroja que algunas hojas de datos realmente muestran la siguiente curva:

ingrese la descripción de la imagen aquí

Esto se parece al comportamiento observado. Una mirada más cercana a las especificaciones revela que en realidad "hacen trampa" un poco: muestran el CE de las etapas separadas. Debe sumar ambos para obtener el CE total relevante real.

EDITAR: para agregar en el t o norte t o F F pregunta - como se observa en la simulación I pag k es de alrededor de 330 mA para un suministro de voltaje de un ohmio. Asumiendo una corriente de carga de salida I o de 25 mA se obtiene

I pag k = 2 I o ⋅ ( t o norte t o F F + 1 ) => I pag k 2 I o − 1 = t o norte t o F F = | V o | + V F V i norte − V s a t => | V o | = ( I pag k 2 I o − 1 ) ⋅ ( V i norte − V s a t ) − V F ≈ ( 330 metro A 2 ⋅ 25 metro A − 1 ) ⋅ ( 6.3 V − 1.5 V ) − 0.4 V ≈ 27 V
Esto ya está bastante cerca del voltaje objetivo. Uno notará que la mayoría de los parámetros como V F y V s a t en realidad dependen de la corriente. De hecho I pag k disminuye mientras se acerca al límite de voltaje máximo teórico y depende del tiempo de encendido. Durante períodos más largos, la corriente puede aumentar más, lo que permite voltajes o corrientes de salida más altos. Para más detalles, recomiendo configurar la simulación.

EDIT2: La relación t o norte t o F F se define por razón I d i s C h gramo I C h gramo si no se activa un reinicio intermedio, por ejemplo, si se alcanza el voltaje objetivo. Entonces, al observar la corriente de carga de C2, vemos:

ingrese la descripción de la imagen aquí

Corriente sobre C2. Primera línea de marcador a 43,5 µA, segundo marcador a -206,9 µA.

Al revisar la hoja de datos, uno nota que la corriente de carga es "demasiado alta", lo que resulta en una relación baja. Una breve mirada al modelo revela que la corriente de polarización de 35 µA está acompañada por una corriente de fuga de ~ 10 µA sobre S3. Si se cambia Roff a, por ejemplo, 1e17, la relación aumenta y el circuito funciona como "se esperaba". Lo mismo ocurre si se reduce la diferencia entre VCC y el voltaje objetivo, es decir, se reduce el voltaje objetivo.

ingrese la descripción de la imagen aquí

TL; DR: todo parece funcionar bien y dentro de las especificaciones/modelo. Uno solo tiene que interpretarlos de la manera prevista y tener en cuenta sus limitaciones finitas.

En esta hoja de datos ( onsemi.com/pdf/datasheet/mc34063a-d.pdf ) muestra la Fig. 5. También hay Vce en la Fig. 6. ¿Significa eso que mis configuraciones tienen las condiciones de la Fig. 5? Por lo demás, es una gran simulación, gracias por eso.
Porque curiosamente mido un 1.6V de saturación, que pasa, según la gráfica, en un pico de 0.9A, aunque no lo alcanza: el ton/toff impide que el inductor cargue a tal corriente. Con su fórmula está demostrando que lo que sucede tiene sentido según ton/toff, y estamos limitados por este valor que limita la corriente máxima, por lo tanto, la potencia de salida (I y/o V). Pero el problema es que la lógica no permitirá un tono/tono más largo, y esto depende del oscilador, esto no lo puedo explicar. ¿Cómo se comporta tu simulación con una entrada de 4.5V?
(Voltaje de entrada en cargas de salida de 25mA a 50mA - si su modelo es como la parte real, el ton/toff no le permitirá alcanzar los -25V @50mA completos, ni siquiera 25mA --> pero de acuerdo con la relación en el hoja de datos, -DEBERÍA-) Ese es el misterio para mí, la segunda mitad del misterio, vale la pena decir
voy a simular. Probará su respuesta en el Vce, aunque no puede dar explicaciones sobre la relación de tiempo no cumplida. PERO, podría ser que no logré el ton/toff máximo debido al reinicio emitido por la caída en la resistencia de 0.33. Lo que significa que tengo que verificar con la simulación si estaba alcanzando picos antes (entonces, ¿por qué?). Por no hablar de las tolerancias del comparador en el circuito de temporización. Pero los cálculos mostraban que era posible lograr -25 V, con una corriente máxima de 0,9 A (4,5 V). El uso de los peores escenarios no cambió tanto como veo en la realidad.
@thexeno lo siento, todavía no tuve tiempo de analizar esto más de cerca. Pero puedo darle un punto de partida para que lo investigue usted mismo: dropbox.com/s/p834btnqdalu3uj/stackexchange.asc?dl=0 : este es el circuito usado que unifica el circuito externo con el modelo MC34063 interno. Parece que podría estar equivocado con respecto a Vce: la simulación muestra una caída de ~ 0.7V por etapa. Intentaré encontrar una explicación más sólida tan pronto como tenga tiempo.
Gracias por la respuesta. ¿Es ese el mismo modelo interno que veo en el enlace ltwiki.org que proporcionó?
básicamente sí. Recién con el ajuste ya que saqué el modelo I2.
pequeña adición: la razón por la cual la caída de Vce es> 1.4 V es que la base y el colector comparten la misma fuente de voltaje, lo que implica que se debe tener en cuenta el umbral de 2 * Vb. Por debajo de ese umbral no fluirá ninguna corriente significativa.
Ejecuto las simulaciones. Básicamente, las cosas se comportan como en mi configuración real, con los mismos problemas a 4,5 V; la razón es que la relación tonelada/tonelada, en su simulación, es similar a la mía: salta alrededor de 5,7, más distorsiones debido a la resistencia Vcc. Ajustando el modelo, con un Ichg más pequeño de 35uA a 24uA, obtengo un t-on más alto, hasta una proporción de 6 o 7, y entrego más potencia. Además, verifiqué que estoy limitado por el tiempo, y no por la protección de Ipk (cambiar Vth internamente no afectará nada, y nunca cambia a un Ich más alto para restablecer el temporizador).
La pregunta es por qué obtenemos los mismos resultados "incorrectos" simulados y reales: ¿estamos leyendo incorrectamente el tiempo en la hoja de datos? esto también está en desacuerdo con todas las calculadoras MC34063 que existen.
Como dijiste, en los interruptores, y como se señaló en otros comentarios, obtenemos la suma de Vbe como Vce porque no está en saturación, pero ve la caída del controlador flip-flop, Q1 y Q2 Vbes. El <1.3V está relacionado con el impulso con el transistor externo, que puso Q1 (última etapa BJT interna) en saturación -> que debería ser de hasta 1.3V. Como estoy usando BJT interno, nunca alcanzo la saturación. Esto debe tenerse en cuenta al diseñar los límites. Aunque, no tiene nada que ver con los errores de tiempo, que sigo ignorando.

Sinceramente, no he estudiado los resultados de su osciloscopio. (Me disculpo por eso, ya que me alegro de que los haya agregado, independientemente). Pero hice una verificación rápida de pensamientos obvios . Y tengo uno para ti.

Esta hoja de datos de MC34063A muestra lo siguiente:

ingrese la descripción de la imagen aquí

Usted escribe:

aún debe estar en el rango de menos de 0.5V (de la hoja de datos).

Tenga en cuenta las especificaciones cuando los pines 1 y 8 están conectados, como los muestra en su esquema.

¿Cuáles son las especificaciones que se muestran allí?

Y es por eso que ya no usamos BJT para la electrónica de potencia.
Esto realmente no dice por qué el Vce medido es más de 1,6 V cuando las especificaciones dicen 1,3 V máx., 1 V típico. Eso sigue siendo una gran diferencia.
@TooTea ¡De acuerdo! Sin embargo, el OP hace una declaración incorrecta. Además, la especificación proporciona valores mucho más cercanos a la observación. Esto todavía significa que hay una diferencia residual que explicar. Pero el OP también pidió *"¿algo obvio aquí?" Y di al menos un paso en la dirección correcta, allí.
De hecho, superviso esta especificación (en realidad, más olvidada...) pero como se mencionó, todavía estoy fuera de la especificación máxima. Solo me pregunto, antes de proporcionar mejores adquisiciones, ¿es correcta la forma en que medí el Vce sat?
@TooTea Edité la pregunta con las nuevas adquisiciones y también la representación física de mi circuito de prueba
Solo para estar seguro de que entiendo, las configuraciones Darlington, ¿no es cuando también conectamos los colectores? Porque las figuras 5 y 6 de la hoja de datos ( onsemi.com/pdf/datasheet/mc34063a-d.pdf ) mencionan solo las configuraciones de seguidor de emisor o emisor común. Me parece que estoy en la configuración de seguidor de emisor, ya que estoy cargando el inductor y no a tierra. Debido a que en muchas partes veo también la mención de las configuraciones "Darlington" y "non-darlington", esto es un poco confuso.
@thexeno Figura 9a. El interruptor NPN externo es una configuración Darllington y tendrá hasta 1,3 V entre el colector y el emisor del BJT externo cuando esté activo . Pero también, cada vez que conecta el pin 8 directamente al pin 1, según la Figura 11/11a, entonces el par interno de BJT está en Darlington.
@thexeno No estoy seguro de su texto e imágenes, pero ¿se produce un sonido amortiguado de nivel de MHz en los pines combinados, 1, 7 y 8?
Entiendo su primer comentario en términos de BJT interno y externo, gracias. Entonces está claro que con el Darlington interno, tengo que confiar en los gráficos y no en los 1.3V en la tabla OUTPUT SWITCH (tabla 7.6 de su respuesta). Pero en esa tabla, claramente indican "pin 1, 8 conectado", y no es el caso en la Figura 9a. Además, el 0.7V en la misma tabla, ¿es solo el Vce entre los pines 1 y 2 (que representa la primera etapa del Darlington hecho con el NPN externo)? En otras palabras, según entendí las diversas respuestas, ¿qué significan con los valores en la tabla?
Y sí, podría estar en ese nivel de MHz. Para mí tiene sentido, porque el inductor solo ve parásitos en tierra, diodo y emisor, cuando la corriente llega a cero, y leo que es bastante normal en esta etapa, a menos que pongamos algún amortiguador o similar. ¿No es el caso?
(y olvidé la interacción con su propia capacitancia)
Todavía tengo estos problemas de tiempo (ver respuesta con la simulación). Creo que dado que es el problema más importante, cualquier respuesta más sustancial (si es posible dar alguna) debería obtener la recompensa que debe cerrarse pronto.
@thexeno Creo que la respuesta puede ser sobre dónde están las cosas. ¿No responde a sus problemas en su mente?
Hola, los problemas fueron por qué las cosas parecen estar fuera de especificación, que fueron 2: uno para el BJT (en su mayoría resuelto), el segundo para el tiempo. Si no hay una causa aparente en algo, también puedo asumir que hay un defecto de cualquier tipo en mis circuitos integrados, pero me gustaría una confirmación. Estaba fascinado por la ayuda concreta recibida hasta ahora, de todos modos.
@thexeno Hmmm. Solo intenté leer más de esa respuesta. El escritor parece sugerir que el modelo de simulación en sí incluye una impedancia de apagado S3 que tiene "fugas". Suponiendo que el modelo es una buena representación del interruptor interno, el escritor sugiere además que esta fuga explica la diferencia de tiempo entre los resultados esperados y los reales, ya que el escritor modificó el modelo para eliminar el efecto y el tiempo resultó mucho más cercano a el valor predicho. ¿Es esa tu lectura también?
Sí, es muy parecido a lo que leí y probé. Esto responde a por qué el modelo es incorrecto, y está bien. Pero la sospecha viene del (modelo original), que simulé y funciona casi idéntico a las piezas reales que tengo en mi banco. Nadie cambió la fuga de mis circuitos integrados :) - ¿Esto significa que todos los MC34063 (no el MC33063) están intrínsecamente fuera de especificación y el modelo solo intenta modelarlos? Obtengo un comportamiento reproducible con todas las partes (origen de confianza).
@thexeno Agregué algunos comentarios.

Está utilizando la conexión Darlington para el dispositivo. Por lo tanto, la especificación relevante es 1.3 V.

Esta especificación es para el voltaje entre los pines (1 y 8) y pin2. Su tiro de alcance muestra la V en VCC y el pin 2; está ignorando la caída de I * R en 0.3 Ω y no muestra la corriente.

Use el alcance para mostrar los pines 1 y 2 simultáneamente.

(Además, ¿tiene repuestos originales? ¿De un distribuidor acreditado?)

No está midiendo el voltaje de saturación del controlador, está midiendo la V entre los pines 1 (y 8) y 2. Sin embargo, este Darlington se controla desde VCC (pin 6) y el voltaje en el pin 2 (interruptor emisor) está definido por la caída del controlador interno (digamos 0,3 VCE_sat de un PNP) más el VBE de cada NPN en el interruptor (digamos 0,7 V cada uno), para un total de 1,7 V.

Usted 'obtiene' alguna medida de saturación por 0.3 Ω; básicamente, esto no afecta el voltaje en el pin 2 hasta que los transistores de salida del interruptor se saturan (a ~ V (8,2) = 1.3 V). Básicamente, podría aumentar R1 sin efecto en V (6) hasta que esos transistores se saturen.

Hola, en la tercera foto, "canal 2 y 4 son el pin 1 y el pin 2". la EDICIÓN básicamente mostraba la misma adquisición, pero también mostraba que el timbre volvía a cero, ya que esto se abordó en un comentario como un error potencial en mi alcance. Así que estoy midiendo después de los 0,3 ohmios. También puede notar la pendiente debido al aumento de corriente en el inductor.
Las piezas eran de Mouser. Pensé que podría ser soldadura manual, pero los grandes problemas que vi fueron solo con piezas de alta precisión que pierden algo de precisión, es decir, gm calibrado en un dispositivo de detección actual que muestra una ganancia diferente, aunque todavía dentro del rango.
FYI - Revertí una descripción en dos adquisiciones, ahora se corrige, mis disculpas. Aunque su respuesta sigue siendo relevante, independientemente de la corrección.
fundamentalmente, no estás midiendo VCE_SAT en esta configuración ya que la caída de tensión entre los pines 6 y 2,5 es VCE_SAT de un PNP interno más 2 VBEs del interruptor principal. El voltaje entre 1,7,8 y 2,5 es solo este valor anterior menos la caída de I*R en los 0,3 Ω. Este no es el VCE_SAT limitante. Solo puede observar VCE_SAT con este IC utilizando una configuración de impulso o algunos circuitos de controlador más complejos.
¡Muchas gracias por la consideración! Técnicamente, estaba teniendo en cuenta los 0.3Ω, ya que estaba teniendo en cuenta las pendientes debido a la caída. Entonces, ¿quiere decir que el gráfico n.6 en esta hoja de datos ( onsemi.com/pdf/datasheet/mc34063a-d.pdf ) mide el Q1 Vce, mientras que yo estaba midiendo de acuerdo con el gráfico n5? Además, lo que no está claro en su respuesta es: al limitar VCE_SAT, ¿se refiere al de Q1?
¿Alguna idea de por qué veo también un tiempo de tonelada/toff tan apagado? esto debería depender solo de la lógica/tiempo interno
VCE_SAT es cuando la corriente de base*beta supera la corriente de colector (que estaría limitada externamente). En la configuración de emisor-seguidor con la que está utilizando el interruptor, este no es el caso. Está midiendo VCE, no VCE_SAT. Este VCE está controlado por el VBE de los 2 transistores más el VCE_SAT del controlador PNP interno.
Todo tiene sentido en el voltaje al menos, ahora. En la configuración de Darlington, el interruptor de salida no puede saturarse, como también está escrito. Cuando se menciona que no es darlington, parte del voltaje reforzado se redirige al pin 1, para sobrecargar el npn externo del pin 1 (figura 9B en el ds). Entonces, estamos hablando de un universo de diferencia con respecto a mi implementación de inversión estándar.
Si eso es correcto, me pregunto cómo "hicieron trampa" en los tiempos también. :)
Todavía tengo estos problemas de tiempo (ver respuesta con la simulación). Creo que dado que es el problema más importante, cualquier respuesta más sustancial (si es posible dar alguna) debería obtener la recompensa que debe cerrarse pronto.

Tony Stewart ya proporcionó la respuesta: la corriente Ic controla el valor Vce. El Vce SAT no es un valor tallado en piedra. Varía en función de la corriente de colector controlada por la carga (en su caso la corriente del inductor de 900mA). Lo que significa el Vce SAT en las especificaciones es que este es el valor cuando por un cambio muy pequeño en la corriente del colector hay un cambio importante en el voltaje de Vce en lugar de por debajo del Vce SAT cuando un cambio importante en la corriente del colector causa un cambio menor en el voltaje Vce. Por lo tanto, para una corriente de carga (corriente del inductor) de 900 mA, la Vce es de 1,6 voltios según la Figura 4. Salida de configuración del seguidor del emisor de la hoja de datos. El siguiente video https://m.youtube.com/watch?v=fqeUpATJlZYpresenta una técnica que usa el voltaje Vce específicamente para controlar el límite de corriente de un circuito (como un disyuntor electrónico). Proporciona varios resultados experimentales que muestran cómo cambia Vce a medida que cambia la corriente del colector, para diferentes corrientes de base.

ingrese la descripción de la imagen aquí https://www.onsemi.com/pdf/datasheet/mc34063a-d.pdf

¿Por qué V_ce permanece alrededor del valor máximo de la hoja de datos (máx. 1,3 V, medido 1,6 V), lejos de lo típico?

Lo fundamental para todos los transistores como "interruptores" es que tienen resistencia a granel y hFE o Beta deben sobrecargarse al 10% del valor lineal máximo para alcanzar la Vce = Vce (sat) @ Isat nominal.

Esto es evidente por la pendiente R C mi = V C mi ( s a t ) I C de las Figuras 5 y 6 del archivo pdf debajo.

ingrese la descripción de la imagen aquí

Usando el diagrama de la izquierda.

Por lo tanto, al observar el ciclo actual, podemos simplificarlo de la siguiente manera;

esquemático

simular este circuito : esquema creado con CircuitLab

La corriente Ic controla el valor de Vce, que puede medir con una sonda 10:1 (punta y anillo y sin clip de tierra) en una derivación de 10 mohm en 0V=Gnd con longitudes de cable < 1 cm (10 nH).

Si su problema es la corriente de medición de saturación del transformador, solo la forma en que lo describí revelará el problema. Esto puede reducir los problemas parásitos con sus métodos de medición.

Bajo rendimiento en el chip MC34063. Voltajes BJT incorrectos, tiempos fuera de especificación: cómo no confiar en una hoja de datos
RespuestasAquíPolítica de privacidad1y, 0v