Estoy buscando pautas sucintas pero correctas para evaluar un diseño de PCB de memoria DDR3. Sé que la coincidencia de la longitud de la traza, a través del estilo y la perforación retrospectiva, y la agrupación de señales son importantes. Sé que cada grupo de 8 bits de datos más dos líneas de control asociadas deben coincidir en longitud.
Estoy buscando un buen resumen de todos los problemas, o la experiencia de las personas, especialmente si cubre tanto los módulos de múltiples chips como el diseño único punto a punto (una CPU y un chip de memoria). ¿Qué importancia tiene todo esto para las CPU pequeñas de placa única?
He leído Consideraciones de diseño de DDR1: lo que se debe y no se debe hacer , y la compensación del conteo de vía desequilibrado en el enrutamiento DDR3
En un par de MPU y DDR3, está cubierto principalmente por las consideraciones enumeradas para MPU, generalmente en su hoja de datos y/o documentación relacionada.
Por ejemplo, eche un vistazo a AM437x (ver doc , sec. 5.12.8.2), hay muchas variantes (chip único, chip múltiple, tipo DDR, etc.) consideradas y cubiertas por reglas relacionadas.
Puede que se sorprenda, pero el conjunto suficiente de reglas necesarias para rastrear la memoria DDR3 con frecuencia (si no siempre) lo dicta la MCU/MPU que seleccione y no la memoria a la que se conecta --- y no hay nada extraño allí porque exactamente la MCU dicta los parámetros (frecuencia de reloj, ancho del bus, volumen direccionable, tiempos y modos, etc.) interactuará (puede) con la memoria, ya que la MCU es la maestra del bus.
usuario_1818839
bryce
Pedro Smith