¿Cuál es el error más frecuente en la memoria DDR?

se trata de corrupción de datos de memoria DDR y no de direcciones o líneas de datos STUCK. Si tenemos un buen DDR sin problemas de memoria atascada y realizamos muchas escrituras y lecturas, ¿qué tipo de error es más prominente?

  1. 0 siendo convertido a 1
  2. 1 siendo convertido a 0

¿Dónde puedo obtener tales estadísticas.

Incluso si hay un sesgo de una forma u otra, ¿por qué es importante?
¿Qué pasaría si te dijera: "Debido a las ondas de nanopartículas emitidas por el sol y la influencia en su giro fuera del eje inducido por el campo magnético terrestre en la carga almacenada en los capacitores DRAM y las impurezas en los protones de silicio, un 0 se convierte en un 1 tiene un 0,148 % más de probabilidad de que suceda". ¿Cómo cambiaría eso tu vida a partir de ahora?
Lo que dicen los otros dos comentarios. En general, tenga la seguridad de que en cualquier enlace diseñado con sensatez, ambas probabilidades deberían ser aproximadamente iguales. De lo contrario, sería matemáticamente obvio que uno puede mejorar el consumo de energía de los sistemas sin reducir la seguridad de errores, o mejorar la seguridad de errores de los sistemas cambiándola sin empeorar otras cosas. En esencia, cada código intentará perder la menor cantidad de información de Shannon en el enlace, lo que implica que las probabilidades de error en el enlace deben ser simétricas.
¿La carga y descarga repetida de capacitores dentro de la memoria DRAM degrada el capacitor? Si es así, ¿qué efecto tendrá eso?
Tanto odio sin razón aquí. :-( No tengo ningún dato para usted, pero ¿qué le parece enviar un correo electrónico a los creadores del programa de computadora memtest86, o tal vez incluso tengan un foro para eso, y obtener algunas estadísticas de alguien que ha probado muchos recuerdos Tengo muy pocos puntos de datos, por lo que es 50/50 para mí.
Gracias @winny. He flotado un correo en memtest. a ver si recopilan alguna estadistica
parece que memtest86 las personas no tienen tales estadísticas

Respuestas (1)

El error "suave" más típico en DRAM consiste en la pérdida de carga del capacitor de bits. Los condensadores que no estaban cargados al principio rara vez reciben carga de la nada. Los condensadores cargados pierden su carga de forma natural con el tiempo, y este proceso se ve acelerado por transistores de compuerta defectuosos, rayos cósmicos que cambian dichos transistores al estado conductivo e imperfecciones dieléctricas.

Cada vez que un condensador cargado representa un 0 o un 1 lógico, está definido por la implementación de la DRAM. Las primeras generaciones de DRAM tenían el capacitor conectado a tierra y se usaba para representar el 1 lógico con un capacitor cargado y el cero lógico con uno descargado, por lo que los errores típicos se manifiestan en unos que se convierten en ceros:

esquemático

simular este circuito : esquema creado con CircuitLab

La DRAM moderna es un poco diferente , ya que el capacitor está vinculado al potencial VCC/2 en lugar de a tierra:

En las DRAM modernas, se requiere un voltaje de +VCC/2 en el capacitor para almacenar uno lógico; y se requiere un voltaje de -VCC/2 a través del capacitor para almacenar un cero lógico.

Esto hace que los errores 1->0 y 0->1 sean igualmente probables, al menos entre muchos chips DRAM. Un chip DRAM en particular aún puede tener diferentes probabilidades de estos errores si el potencial VCC/2 se interpreta consistentemente como 0 o 1.

Las implementaciones anteriores de DRAM usaban esquemas de representación de bits más exóticos (como codificar pares y desemparejar bits de manera diferente), pero no puedo encontrar ninguna referencia.

¿Alguna idea de cuál es la implementación DRAM más común? condensador cargado representa 0 o 1?
a voltage of +VCC/2 across the capacitor is required to store a logic one; and a voltage of -VCC/2 across the capacitor is required to store a logic zeroEntonces esto hace que la transición 0 -> 1 y la transición 1 -> 0 sean equiprobables
@arun Buen punto, creo que tienes razón. Actualizaré mi respuesta.
¿Cuál es el error más frecuente en la memoria DDR?
RespuestasAquíPolítica de privacidad1y, 0v