¿Qué le sucede a un MOSFET si aplico voltaje entre el drenaje y la fuente dejando la puerta flotando?

Últimamente estuve analizando un circuito simple con 2 MOSFET, 1 Nmos y 1 Pmos, donde el Nmos actuaba como un interruptor y su drenaje estaba conectado a través de una resistencia a la puerta de los Pmos. El pmos tenía su fuente conectada a un voltaje de referencia positivo y su drenaje conectado a una carga. Entre la compuerta de Pmos y el drenaje se colocó un capacitor. Ahora, estaba tratando de obtener la polarización del circuito, pero para mí, cuando no se aplica ninguna señal a la puerta de Nmos, Pmos debería tener su puerta flotando. Pero en realidad parece que ese Pmos debería estar apagado y no encendido.

¿No estoy considerando algunos aspectos de un MOSFET de la 'vida real' para esto? Gracias de antemano.

EDITAR - Aquí está el esquema:

agregue el diagrama del circuito, para obtener más respuestas
"Pero en realidad parece que ese Pmos debería estar apagado y no apagado". No está claro lo que está preguntando. La publicación del esquema del circuito puede ayudarlo a obtener algunas respuestas.
En lugar de proponer "sus propias" ideas de circuito sobre cómo usar un PMOS, le recomiendo encarecidamente que observe diseños funcionales y ejemplos de diseño que muestren cómo usar un PMOS (o NMOS). Los ejercicios como el que tiene aquí solo lo confundirán más y no le enseñarán cómo se debe usar un PMOS. Solo agregará más confusión y nunca aprenderá cómo usar correctamente un PMOS. Los transistores son dispositivos complejos, otros han descubierto cómo usarlos, aprende de eso.

Respuestas (3)

Lo que es probable que suceda es que cree un pestillo. El fet del canal n se enciende y carga el capacitor. Esto activa el canal P fet. Si el canal n está apagado, la tapa permanece cargada y el canal P fet permanece activado.

Sin embargo, con el tiempo, la tapa puede descargarse lentamente y el canal P se apagará gradualmente. No hay otro mecanismo en su circuito para apagar el canal P. Básicamente, tal como está, lo describiría como un circuito defectuoso.

El circuito parece 'subóptimo' a menos que desee alguna funcionalidad muy inusual. Explicar lo que se pretende lograr con el circuito sería de gran ayuda.

Si Vsignal es inicialmente bajo, entonces cuando Vcc se aplica por primera vez, el voltaje en C1 será 0, por lo que la puerta de M1 se cargará a tierra por "carga".
M1 verá un voltaje de puerta de Vcc dividido por C1 y Cgs de M1. En la mayoría de los casos, esto activará M1.
No hay una ruta de descarga significativa para C1 (principalmente fuga de M2 ​​ds), por lo que si la fuga de C1 es baja, como suele ser para un capacitor no polarizado), M1 tenderá a permanecer encendido.

Al encender M2, se encenderá formalmente M1 y cuando M2 se apague, M1 permanecerá encendido como se indicó anteriormente.

Para que M1 se apague cuando M2 está apagado, se puede agregar una resistencia R2 a M1gs.

  • Esto dividirá la señal de la unidad M2 por un factor de R2/(R1+R2), por lo que debe ser lo suficientemente grande para evitar efectos no deseados.

  • Cuando M2 está apagado, M1 permanecerá encendido debido a que C1 está cargado. C1 se descargará a través de R2 con la constante de tiempo R2C1. La constante de tiempo debe ser lo suficientemente baja para evitar consecuencias no deseadas teniendo en cuenta la necesidad en el párrafo anterior.

  • El apagado RC de M1 dará como resultado un apagado lento y el FET disipará energía a medida que pasa de encendido a apagado. Dependiendo de los valores de los componentes, esto puede ser inofensivo o puede destruir el FET.

Cuando se enciende el n-FET, la puerta del p-FET se baja y C1 se carga.

Cuando el n-FET está apagado, la carga C1 (así como la carga de la puerta del p-FET) mantiene el p-FET encendido, al menos al principio.

Lo que sucederá con el tiempo no está tan claro:

  • La carga C1 se escapa. Vgs eventualmente llega a subumbral, el voltaje de drenaje comienza a bajar, la puerta lo seguirá lentamente. (Modele esto con una alta resistencia en el capacitor).

  • (más probable) n-FET tiene alguna fuga, al menos más que C1, manteniendo C1 y la puerta p-FET cargadas. Por lo tanto, permanece encendido y nunca se puede apagar. Verifique el modelo FET para su especificación de fuga fuera de estado.

Además de ser impredecible, este circuito es vulnerable a la captación de ruido. No es bueno...

¿Qué le sucede a un MOSFET si aplico voltaje entre el drenaje y la fuente dejando la puerta flotando?
RespuestasAquíPolítica de privacidad1y, 0v