¿Por qué hay una resistencia en una puerta cmos X-OR?

La resistencia limita la corriente en cortocircuito de VDD a GND por la etapa de salida cuando ambos transistores de salida están conduciendo.

Algunas puertas lógicas, como las puertas CMOS de 60-70 o 74LS, tienen una región lineal en la que su voltaje de entrada se puede mover a través de niveles que producen un cambio lineal de salida.

Esto fue/es muy pronunciado en las puertas CMOS. Si la entrada de una puerta no inversora CMOS se mueve gradualmente hacia arriba de GND a VDD, su salida es GND hasta que la entrada alcanza un punto de inicio, luego su salida aumenta rápida pero gradualmente a VDD. Durante todo ese tiempo, su salida está en transición, ambos transistores de salida están encendidos hasta cierto punto y está extrayendo un exceso de corriente de su riel. La resistencia evita que los transistores extraigan demasiada corriente y la desperdicien o dañen la puerta.

Lo que desea de una entrada de puerta lógica ideal es que todos los voltajes por debajo de un cierto nivel de umbral de entrada se vean como lógicamente bajos y todos los que están arriba se vean como lógicamente altos. Y una puerta lógica push-pull ideal tendría una salida que: se eleva al encender completamente su FET superior (?) y apagar completamente su FET inferior; conduce bajo apagando completamente su FET superior y encendiendo completamente su FET inferior. Pero esto usaría muchos más transistores que las implementaciones actuales de puertas lógicas, por lo que obtendría menos en un chip.

Si mira a su alrededor, verá inversores 74LS utilizados con cristales y condensadores para hacer osciladores manteniéndolos en sus regiones lineales. No puede hacer eso con su sucesor, 74HC (T), porque no tienen una región lineal mucho más pequeña o inexistente (tendría que buscar cuál).

El problema con la lógica del transistor de paso es que no proporciona un cambio de nivel lógico completo. Por lo tanto, idealmente debería usarse con la lógica CMOS regular para restaurar los niveles.

La puerta XOR que se muestra en la publicación en realidad puede proporcionar niveles lógicos completos en todos los casos. El problema que aún persiste es que los niveles no se restablecen en todos los casos. Suponiendo que A es alto y B es bajo, ¡la entrada A se usa para proporcionar el nivel alto en la salida!

Ahora bien, este es un caso en el que no se restablece el nivel alto. Y dado que las puertas rara vez se usan aisladas, sino en circuitos más grandes donde una puerta impulsa a otra, es fácil imaginar que el alto nivel se degrada de etapa a etapa y que las transiciones entre niveles lógicos se vuelven más lentas. En particular, si se encadenan algunas puertas donde la entrada se pasa a la salida sin restaurar el nivel lógico.

En tal caso, el inversor en la puerta XOR es impulsado por una señal alta "débil" de modo que el transistor PMOS no está completamente apagado pero conduce algo de corriente. El NMOS está casi completamente encendido y fluye una corriente estática. Para mitigar este problema, se usa la resistencia, ya que proporciona una retroalimentación negativa al reducir el voltaje de la fuente de la puerta del transistor PMOS.

Por supuesto, esto no resuelve el problema, pero ayudará a tener más puertas de este tipo en cascada sin necesidad de restaurar el nivel alto.