PCB - longitud coincidente - ¿relevante en ese caso?

Estoy tratando de diseñar PCB con trazas de señal de 85 MHz entre IC y conector (la placa FPGA se conectará a este conector). Esta conexión contiene 28 señales de datos y una señal de reloj. Me pregunto si en este caso debería intentar igualar la longitud de los caminos de la señal o dejarlos como se puede ver en la primera imagen.

Sin coincidencia, el camino más largo es actualmente ~50 mm y el más corto ~15 mm. Por supuesto, puedo acercar el conector al IC, pero por el momento he dejado algo de espacio para intentar igualar la longitud. Sin embargo, creo que la relación entre el más corto y el más largo siempre será de al menos 1:2.

Con esta cantidad de conexiones es un poco difícil encajar estas pistas curvas, pero puedo intentarlo. Si todas las rutas finalmente pudieran coincidir entre sí, el conector se alejaría del IC, ¿pueden estas rutas inusuales tener algún impacto negativo en el proyecto?

opción 1 - trazas "rectas" opción 2 - trazas "curvas"

Respuestas (2)

La diferencia en el retraso de propagación entre 15 mm y 50 mm de trazo de PCB es inferior a 250 ps (suponiendo un VoP de 150 mm/ns ), y el período de reloj aquí es un poco menos de 12 ns. Así que no es gran cosa. Lo único que podría hacer es aumentar la duración de su reloj para que coincida con el seguimiento de datos más largo, luego documentar el sesgo máximo (250ps) al diseñador de FPGA, quien probablemente pueda jugar con la fase del reloj para ofrecer la mejor configuración posible y mantener los márgenes en el destino.

Si fuera yo, la salida del reloj de la FPGA sería un registro DDR alternando con los datos, y lo invertiría para colocar el flanco ascendente justo en el medio del ojo de datos.

Supongo que el FPGA es el transmisor porque no veo resistencias de terminación en serie en el IC en su diseño.

Gracias, estoy menos preocupado ahora. Y diseñaré el núcleo FPGA :) El FPGA es el receptor, los datos provienen del IC de deserialización. Así que entiendo que me faltan resistencias de terminación en serie... ¿Alguna forma sencilla de calcular sus valores?
Una terminación en serie hace coincidir el controlador con la línea de transmisión (impedancia de seguimiento de PCB). Supongamos que controla sus seguimientos para que sean de 60 ohmios configurando sus anchos correctamente, y su deserializador tiene controladores de salida con una resistencia de aproximadamente 10 ohmios o menos, es posible que Elija una resistencia de 47 ohmios. Pruebe en un pin FPGA con una sonda de alcance de baja capacitancia y ajústela si hay demasiado exceso o defecto. Cree el diseño de FPGA con restricciones de tiempo antes de congelar el diseño de su placa; es posible que deba agregar longitud a la ruta del reloj.

Debe contar con un retraso de 1 ns/15 cm (la mitad de la velocidad de la luz) para las señales de su PCB. Su reloj es de aproximadamente 11 ns, la demora en los cables probablemente no sea un problema.

Por supuesto, debe verificar su presupuesto general de tiempo y asegurarse de que también funcione con la temperatura.

Me preocuparía más por los terrenos en su conector y cerca de su reloj. Aparentemente, cada señal está al lado de una tierra en su conector, por lo que está bien allí. Para el reloj, asegúrese de mantener un espacio con las otras señales. El espacio debe ser tres veces el ancho de la señal de su reloj, o agregue una señal de tierra en ambos lados de su reloj.

Si su análisis de tiempo muestra que tiene un problema, ajustar la longitud de algunos cables puede ser su aliado. Si necesita 1 ns de retraso, por ejemplo, puede agregar 15 cm a su seguimiento.

PCB - longitud coincidente - ¿relevante en ese caso?
RespuestasAquíPolítica de privacidad1y, 0v