Tengo que conectar un convertidor de formato de video con un ADC IC, que convierte datos analógicos RGB a digitales. La conexión entre este ADC y el convertidor es un bus de datos de 20 bits que funciona a unos 170 MHz. Dado que tengo las restricciones del área de la PCB, no puedo igualar perfectamente la longitud de seguimiento de este bus de datos. Escuché que hay tolerancias de longitud de seguimiento coincidentes según la frecuencia para que no dañe la adquisición de la señal por parte del destino.
Mi pregunta es ¿cómo calcular las tolerancias de longitud de traza en un diseño de PCB de alta velocidad? (en enrutamiento de par diferencial y enrutamiento de bus de datos de alta velocidad)
La coincidencia de longitud tiene que ver con el tiempo, por lo que si desea saber qué tan estrechamente tiene que coincidir con la longitud, debe comprender el presupuesto de tiempo para su interfaz. Las señales saldrán de su fuente y llegarán a su destino con alguna relación de tiempo. Su receptor requiere una cierta relación de tiempo entre el reloj y los datos para garantizar que funcione correctamente. Esto generalmente se define como el tiempo de configuración y espera, o cuánto tiempo antes del borde del reloj deben ser válidos sus datos, y cuánto tiempo después deben permanecer válidos.
Hay varias cosas en un sistema que consumen este presupuesto, una de las cuales será su enrutamiento. A veces, un fabricante le dará esta información, otras veces debe obtenerla de los datos de tiempo de entrada y salida de su transmisor y receptor. Por supuesto, es fácil decir, bueno, debo coincidir exactamente, porque entonces no tienes que pensar en eso :)
Pero pensemos en ello por un minuto. Tienes señal de 170Mhz? Eso es un período de 5.882ns. ¿Qué sucedería si enrutara todos sus datos dentro de una pulgada de reloj? ¿Cuál sería la diferencia de tiempo en el peor de los casos? El tiempo de propagación para un rastro de la capa superior, una microcinta, es de aproximadamente 150ps/in. Entonces, una diferencia de 1 pulgada sesgará una señal de datos del reloj +/- 150ps. Eso realmente no está nada mal considerando su período de reloj de 5.882ns. De hecho, 170Mhz no es realmente tan rápido.
Si entendió el sesgo de salida de su transmisor y su configuración y tiempos de espera para su receptor, podría encontrar un número para el retraso de enrutamiento aceptable. Por supuesto, hay otros factores, inestabilidad del reloj, ISI, etc., pero esto debería darle una buena idea de lo que puede hacer.
En ausencia de una especificación para el estándar del bus o la temporización del receptor, puede aplicar una regla general, como mantener el sesgo en menos del 5 % del período del reloj. Las señales en una placa de circuito impreso FR4 viajan a aproximadamente la mitad de la velocidad de la luz, por lo que querrá que su trazo más largo no sea más de 44 mm más largo que el trazo más corto. No demasiado complicado. Preferiblemente, la longitud de la traza del reloj debe estar en algún punto intermedio.
Por cierto, la integridad de la señal analógica puede ser un problema mayor que la digital en este diseño. Deberá tener cuidado de no combinar el ruido de conmutación de las líneas digitales con las señales de entrada analógicas. Lea los consejos de Henry Ott (particularmente los #4, 8, 9, 10, 17) y preferiblemente compre su libro.
keith
Thilina S. Ambagahawaththa