Inversores lógicos en cascada

En esta hoja de datos , el diagrama lógico muestra tres inversores en cascada para obtener una función de inversión simple.

ingrese la descripción de la imagen aquí

Eso significaría que tiene tres pares PMOS-NMOS en sucesión. ¿Por qué es esto mejor que solo los dos inversores MOSFET?

Respuestas (3)

TL:DR

Es para obtener la potencia de conducción correcta, la capacitancia de entrada correcta y la latencia más baja.

Explicación

Lógicamente no hay diferencia entre uno o tres inversores, pero…

Este tipo de búfer está hecho para impulsar una carga más alta que un solo inversor, y esto tiene que ver con la velocidad. El problema es que una puerta CMOS puede conducir una corriente proporcional al ancho de su canal : al duplicar el ancho del canal, podrá cargar un condensador dado el doble de rápido.

Entonces, ¿por qué no usar transistores muy anchos para tener la corriente más alta?

Porque, si duplica el ancho del canal, también duplica la capacitancia de entrada de la puerta, por lo que la etapa anterior tomará el doble de tiempo para activar la puerta. Por lo tanto, necesita una puerta que tenga la mínima capacitancia de entrada posible, al tiempo que tenga la mayor fuerza de conducción posible.

Esto se obtiene conectando en cascada varios inversores (la puerta CMOS más elemental) con un ancho de canal creciente, de modo que el primero tenga la capacitancia de entrada requerida y el último tenga la fuerza de conducción requerida.

La compensación ahora es que cada inversor también tiene una cantidad fija de latencia , por lo que no puede resolverlo simplemente conectando en cascada muchos inversores. Hay fórmulas específicas, también descritas en el libro de Rabaey-Chandrakasan-Nikolic sobre diseño de circuitos integrados (¡caro pero muy bueno!).

Gracias (no creo que compre el libro en este momento :))
Conjeturaría (puede decirme si estoy en lo correcto) que la razón para usar más de uno en lugar de exactamente uno es permitir una etapa de salida rápida sin una gran capacitancia de entrada; la razón para tener tres en lugar de dos no es para permitir una progresión de tamaños (aunque si se necesitan tres, uno puede dimensionarlos progresivamente), sino para producir una salida invertida (ya que usar solo dos dejaría uno con un salida no invertida).
@supercat En el libro de Rabaey, se explica bastante, pero parece que en muchos casos 3 es bueno para un búfer de inversión y 4 es bueno para uno que no invierte ... así que sí, 3 es un número impar, pero eventualmente es mejor que 5 :)

Eso se llama super búfer . Proporciona una alta capacidad de corriente en la salida, mantiene una capacitancia de entrada baja e intenta minimizar el retraso total, dimensionando progresivamente los inversores (más grandes hacia la salida).

Referencias: A , B , C , D .

Nunca escuché ese nombre... Y no siempre es cierto que el retraso aumenta, dependiendo de la carga.
@clabacchio Tienes razón. Lo edité.
¿Por qué una sola puerta no puede hacer eso? ¿Qué es diferente entre la primera y la última puerta?
@FedericoRusso Una sola puerta no puede hacer eso, porque si proporcionara una capacidad de alta corriente en su salida, también exhibiría una alta capacitancia de entrada. La diferencia entre la primera y la última puerta son sus tamaños. Crecen de entrada a salida.
@FedericoRusso ¿no se explica lo suficiente en mi respuesta? No para llamar más la atención, pero pensé en ser exhaustivo..
@clabacchio: sí, y por eso acepté tu respuesta. Solo quería señalarle a Telaclavo por qué su respuesta no es satisfactoria (la voté negativamente)

Un inversor CMOS puede ser tan pequeño como un par de canal N + canal P, como se muestra en el diagrama de este inversor hexagonal CMOS CD4069 de la serie A

La serie B y otros CMOS posteriores se almacenaron en búfer o tenían "cosas" adicionales en la ruta de la señal. E incluso el diagrama de la serie A es representativo y no muestra exactamente lo que 'sucede dentro'. Entonces podemos tener más de dos transistores MOSFT incluso en un solo inversor. Tu ejemplo es uno de esos.

La razón habitual para aumentar la complejidad de un simple par de transistores es el "buffering". El par de salida tendrá una capacidad de transmisión de alta corriente. El par de entrada se puede optimizar para ganancia o voltaje de umbral de puerta bajo o alto, etc. Si tiene un inversor adicional, necesita otro para mantener la inversión neta.

En los circuitos externos, se pueden agregar inversores en serie adicionales para brindar un retraso de propagación adicional; no es un requisito aquí.

Creo que no hay nada de malo en decir NMOS para un MOSFET de canal N.
no lo dudo Decenas y decenas de libros usan "NMOS". Ejemplo: fabweb.ece.illinois.edu/recipe/pr1.aspx
Ese enlace es a un 4069 de la serie B sin búfer. Algunos dispositivos de la serie B, por ejemplo, 4011, 4069, están disponibles en variantes con y sin búfer.
Inversores lógicos en cascada
RespuestasAquíPolítica de privacidad1y, 1v