¿Existe un método de "fabricación aditiva" para hacer un ASIC?

Leyendo preguntas como esta "¿ Cuánto cuesta hacer un ASIC personalizado? ", Me preguntaba si hay algún tipo de equivalente a la fabricación aditiva que reduciría el costo de fabricar chips prototipo. Por ejemplo, ¿puedes "escribir" un chip con un haz de electrones o algo así? ¿Esculpirlo con un AFM ?

Si no, ¿por qué no? ¿Quién está trabajando en esto?

¿Qué sucede si nos restringimos a chips analógicos/grandes geometrías? ¿Hay algún método que luego sea factible?

La litografía por haz de electrones y las obleas compartidas son útiles para reducir los costos de las máscaras para los prototipos. Las máscaras de tecnología antigua (obleas pequeñas y geometría gruesa) pueden ser relativamente asequibles, pero una fábrica de obleas es costosa de operar.
Focused Ion Beam (FIB) a veces se usa para "parchear" un prototipo de diseño de IC, pero es muy costoso y es posible que no pueda llegar a todas las capas. Un enfoque más práctico sería algo así como una ROM de máscara, donde el diseño básico se realiza en gran volumen, pero deteniéndose en las capas superiores. Luego, el contenido de la ROM se configura con una capa de máscara superior personalizada. Puede ser posible hacer algo similar con FPGA/CPLD, aunque a pequeña escala todavía será difícil vencer a un FPGA.
Hay ASIC estructurados u obleas predifundidas en las que solo se personalizan unas pocas capas de metal. Las puertas están en el silicio y están cableadas a medida, como un FPGA pero más eficientes porque los transistores de configuración se reemplazan por capas de metal.
@TEMLIB: ¿Se pueden usar tales tecnologías para manejar diseños de bajo consumo que no serían aptos para FPGA? Por ejemplo, si uno quisiera crear un prototipo de un chip RTC de submicroamperios simple, una FPGA sería bastante inútil, pero un dispositivo con un montón de filas de transistores de canal N y canal P, una conexión de pozo N separada para cada fila de Los transistores de canal P, varias longitudes de recorridos verticales y horizontales, y uno personalizable a través de una capa, parecería que podría ser el boleto.

Respuestas (4)

Tener un ASIC prototipo fabricado no es muy costoso cuando se utilizan tecnologías más antiguas de 130 nm en adelante. Las herramientas de software necesarias suelen ser mucho más caras ya que el mercado es bastante pequeño. Desde este punto de vista no tiene mucho sentido trabajar sobre ese problema.

Es posible producir obleas y ponerlas "en espera" en una determinada etapa durante la producción. Al hacer esto antes de que se hagan las capas finales de interconexión de metal, es posible continuar la producción en un momento posterior y producir algunas variantes de un chip. Como recurso final, se pueden usar haces de iones enfocados para eliminar y agregar pistas, pero este es un proceso muy lento y costoso.

Un enfoque más interesante podría ser la electrónica orgánica , donde básicamente se utiliza una impresora de chorro de tinta para generar dispositivos electrónicos.

Un método que se usa a menudo es la oblea multiproyecto : usar las máscaras de oblea para diferentes diseños y compartir una oblea. Solo se garantiza la fabricación de unos pocos dados. Este es quizás el método menos costoso para crear prototipos.

Pero no hay una función adicional, debe estar seguro de lo que hace cuando graba su diseño, incluso usando un MPW. Mantener obleas en parada le permite cambiar cosas menores en su diseño, por ejemplo, el cableado.

Consulte aquí el horario de XFAB MPW .

No existe tal cosa y probablemente no lo habrá pronto. Las razones incluyen:

  1. Los pozos N y los pozos P se crean utilizando productos químicos peligrosos (tóxicos/explosivos) a altas temperaturas (a menudo del orden de 1000 °C). La seguridad obviamente sería una gran preocupación.

  2. Los tamaños de las funciones de IC son ridículamente pequeños, incluso en procesos más antiguos. La fabricación aditiva normalmente no tiene una precisión muy alta.

  3. Es posible editar circuitos integrados utilizando un haz de iones enfocado (FIB). Puede agregar y eliminar material. Sin embargo, este proceso es costoso, propenso a fallas y muy lento. Cambiar algunos cables es un gran problema. ¿Conectar cientos o miles de transistores? Olvídalo.

  4. A menos que pueda hacer todo en un solo paso en una sola máquina, aún necesitará una sala limpia.

  5. La fabricación aditiva no resuelve los problemas de diseño, prueba o control de calidad, todos los cuales no son triviales.

  6. Lo que es más importante, ya existe una alternativa económica y eficaz: los FPGA.

Además de ser genial, no está claro qué problema resolvería la fabricación aditiva de circuitos integrados. ¿Quién necesita una pequeña cantidad de ASIC de baja calidad en lugar de un ASIC comercial, un FPGA o un chip listo para usar disponible en cantidad? Si solo desea conectar unas pocas docenas de puertas lógicas, puede hacerlo en una placa de circuito.

Supongo que el caso de uso sería hacer un prototipo de algo analógico, ya que, como señala, un FPGA es excelente para lo digital. ¿Quién necesita una pequeña cantidad de ASIC de baja calidad? Alguien que intenta pasar a producir un ASIC comercial. :)
No estoy seguro de que los resultados sean buenos para el analógico. ¿Sería incluso posible hacer coincidir los transistores? Y un prototipo de circuito integrado que utilice un proceso de fabricación totalmente diferente al del producto final sería inútil.

Sí, puedes compartir espacio en un solo dado con otros. Un par de fab ofrecen esto. Por ejemplo, MOSIS llama a su programa MPW, o Multi Project Wafers. El enlace wiki a continuación tiene enlaces a ~ 5 empresas que lo ofrecen en la parte inferior.

MOSIS MPW y la wiki .

Nuestra clase VLSI hizo esto para un proyecto de clase final en tecnología MOSIS de 0.5um. Obviamente una tecnología muy, muy antigua; pero también puede hacer esto con tecnologías más nuevas. Además, para nuestras necesidades, 0.5um fue lo suficientemente bueno.

El precio es proporcional al tamaño que necesites (tanto de área como de puertos I/O) y la tecnología del nodo.

¿Existe un método de "fabricación aditiva" para hacer un ASIC?
RespuestasAquíPolítica de privacidad1y, 0v