Para algunos tableros pequeños de 2 capas que estoy haciendo, estoy usando la capa superior para partes y señales y un vertido en el suelo en la capa inferior sin rastros o muy cortos, según los comentarios y las respuestas a mi pregunta anterior.
Dado que la capa superior se corta demasiado con muchas islas, lo que la hace prácticamente inútil y también estoy tratando de minimizar el bucle actual entre los circuitos integrados y las tapas de desacoplamiento (si dejo la capa superior se conectará a las tapas y los pines de tierra por separado y no en un solo punto), así que decidí no usar un vertido de cobre en la capa superior por las razones mencionadas.
El problema con este enfoque es el lado de la fabricación, si entiendo correctamente, el material FR4 podría envolverse si el cobre en ambos lados de la PCB es desigual (aunque no entiendo por qué eso no sucede con una placa típica de 4 capas stack-up sig-gnd-vcc-sig), así que estoy de vuelta donde empecé
He estado volviendo a esto mucho e investigando mucho, pero todavía no puedo encontrar una respuesta concluyente y no puedo decidir qué hacer.
Este es un tablero de ejemplo, el de la derecha sin vertido de cobre superior. Actualización: según sus comentarios, revisé el tablero para evitar romper el suelo tanto como sea posible, pero aún no puedo decidir sobre la capa superior.
En general, diría que se mantenga el vertido del lado superior; ciertamente no hace daño y tiene algunos beneficios secundarios, como menos necesidad de grabado y menos estrés térmico en la placa durante el reflujo.
Aún debe prestar atención a los bucles actuales y colocar las vías de manera adecuada, no solo esparcirlas al azar. Dado que el FT232R es el único chip activo en la placa, concéntrese en sus salidas. Hay dos LED que funcionan con V USB y algunas salidas asociadas con el puerto serie que funcionan con V CC . ¿Hacia dónde fluyen las corrientes cuando cualquiera de estas salidas cambia de estado? Trate de mantener los caminos lo más cortos y directos posible.
Tenga en cuenta, en particular, la ruta de tierra para el conector USB en su ejemplo sin vertido. Tiene que bajar, cruzar por debajo del chip y luego subir a la derecha antes de llegar a los pines de tierra en la parte superior del chip. El vertido del lado superior acorta esto considerablemente. En cualquier caso, ayudaría si ajustara las vías cerca del pin 1 del chip para que el vertido inferior sea continuo allí.
Un punto lateral sobre su diseño: intente evitar que tres grabados se unan en un ángulo agudo, como lo hizo en su traza Vcc. Haz que sea una conexión en T en ángulo recto.
En este caso, ningún cobre parece mejor que un mal vertido de cobre. Con I2C, no está realmente en alta frecuencia, pero las puertas pueden estar cambiando en aproximadamente ~ 350ps, lo que aún podría causar fem, timbre, etc.
Como sugiere Andy Aka (y esta respuesta solo pretende ser un complemento de la suya), mantener un mejor plano de tierra en la parte inferior es más importante aquí y es mejor intentar evitar que se rompa. Observe que TXD está causando una división en el cobre inferior y forma una "bahía" y se desconecta alrededor de la parte inferior izquierda. Si va al plano gnd, ejecute un rastro lo más corto posible.
Si vierte cobre, asegúrese de quitar todo lo que parezca una península/bahía, una tira larga que cuelgue, etc.; o coloque una vía a la tierra en la punta y cóselos.
Todo el cobre en forma de L que se vierte alrededor de los pines superiores del IC me parece una antena (disco: NO soy un experto en RF) y tenga en cuenta que la radiación fem se ve afectada por el área del rectángulo que forma el cobre en forma de L. En algunas frecuencias (o armónicos) esa cosa podría iluminarse muy bien.
En cuanto a las propiedades de desacoplamiento del plano de potencia del cobre, necesitará al menos 1 pulgada cuadrada de cobre a menos de 10 mil prepeg (brecha de capa gnd-vcc) para que todo funcione. Así que no te preocupes por eso aquí.
Cita: Dicen que hay dos tipos de ingenieros:
"Aquellos que hacen antenas intencionalmente, y aquellos que las hacen sin querer".
En primer lugar, hay al menos tres pistas que veo que no necesitan enrutarse a una capa diferente: es bastante vital que minimice las roturas en el vertido inferior, incluso si eso significa agregar dos pulgadas (300 picosegundos) a una pista en la parte superior capa. Desarrollas un ojo para estas cosas: -
OK, he dicho estas cosas y una pista que se enruta exclusivamente en la parte superior puede hacer que otra sugerencia sea difícil de hacer, pero encontrará una mejor manera que minimice las pistas en la parte inferior. OBTENGA ese 0V mejor!!
Personalmente, no me importa un vertido superior y tenderé a tratar los voltajes de suministro a los chips (para las cosas analógicas/digitales que hago) como pistas en la capa superior. Sin embargo, si veo una oportunidad cuando la mayor parte del enrutamiento esté hecho, puedo hacer pequeños compromisos adicionales con la capa inferior si me puede dar una inundación decente con Vcc (u otro terreno) en la capa superior.
Terminaré mi enrutamiento, luego haré el enrutamiento Vcc y veré qué puedo hacer con un vertido superior (si corresponde).
sig-gnd-vcc-sig está "equilibrado" porque el sándwich es simétrico con respecto a la línea central de la placa; esto supone que la cantidad de cobre en las capas internas es aproximadamente la misma y que no hay mucho en el camino de grandes Rellene un área de las capas externas, PERO estos son "valores de producción de la vieja escuela" y no deberían ser una gran preocupación. Obviamente, gnd-sig representa una gran cantidad de Cu en un lado en comparación con el otro, pero nuevamente es el cuidado de la vieja escuela el que es reemplazado por mejores estándares de producción modernos.
marcador de posición
mux
marcador de posición
mux
ratones
dext0rb
mux
dext0rb
marcajes
marcajes
david tweed
mux