Diseño de PCB SPI cuádruple

Estoy tratando de hacer un buen diseño para la memoria flash Quad SPI NOR MT25QL256ABA1EW9-0SIT con la MCU STM32. Mi problema es que encuentro el pinout del chip de memoria bastante inconveniente. Me las arreglé para intercambiar pines en el lado de MCU de la forma en que las señales residen una al lado de la otra, pero aún es difícil. Siguiendo la guía de diseño Micron Quad spi he logrado:

  • No dividir el plano de tierra subyacente (este es un PCB de 2 capas),
  • Haga que la señal del reloj sea corta y posiblemente con la menor flexión,
  • No utilice VIAS para el enrutamiento de señales

Sin embargo, no logré:

  • Mantenga cualquier impedancia sensible calculando líneas de franjas (realmente no hay mucho espacio y muchas señales)
  • Mantenga las longitudes de la señal similares.

Aquí está el diseño:Diseño de memoria SPI cuádruple

Después de ampliar la imagen, se pueden ver los nombres de red en las almohadillas de chip de memoria. Me gustaría preguntarle si en su opinión este diseño es suficiente para una transferencia de reloj de hasta 80 Mhz. A efectos de comparación, la forma rosa en la que se encuentra el chip es de 18 x 8 mm. Los vertidos de polígonos GND están archivados para mayor visibilidad. Agradeceria toda ayuda.

¿Es la capa inferior un vertido completo? ¿Puedes agregar una captura de pantalla del vertido superior también?
¿No sería mejor rotarlo para lograr longitudes de señal más iguales? No es necesario colocar los pines de suministro con las tapas entre los chips; ese espacio podría usarse para hacer coincidir la longitud.
Esa vía entre las dos tapas es un poco extraña... ¿Te saliste con la tuya?
Lo quité. Quería hacer una vía gnd cercana pero era para cerrar.

Respuestas (2)

Para FR4, utilizando épsilon efectivo de 3,25 obtenemos la longitud de onda de una señal de 80 MHz en la PCB a 80 calculando

longitud de onda = (c/f) * (1/sqrt(épsilon)) = (300000000 m/s / 80000000 1/s) * (1/sqrt(3,25) = 2,06 metros.

Usando 1/16 de longitud de onda como el "límite seguro" por debajo del cual no tenemos que preocuparnos por los reflejos y el tiempo relativo de la señal, es

longitud_segura = (1/16)* longitud de onda = 2,06 / 16 = 12,8 centímetros = 5 pulgadas.

Sus rastros de señal están muy por debajo de ese límite. Su enrutamiento es lo suficientemente bueno.

https://www.jlab.org/accel/eecad/pdf/050rfdesign.pdf

Pero todavía queda la consideración de diafonía. ¿Debo hacer más espacio entre las huellas a propósito?
Por cierto, no debe considerar solo lo fundamental de la frecuencia del reloj. Un enfoque más conservador sería considerar los flancos ascendentes/descendentes rápidos, que podrían ser de 1 a 3 ns... es decir, a frecuencias mucho más altas.
Creo que no hay necesidad de sobreingeniería. Se mire como se mire, el enrutamiento está muy por debajo de cualquier límite de RF a 80 MHz y cualquier problema probablemente no se deba al enrutamiento, más posiblemente al diseño del pad o algo así. Lo suficientemente bueno es lo suficientemente bueno. Es hora de pasar al siguiente problema. :)

Desde el punto de vista de la topología, es posible que desee considerar girar el chip SPI Flash 90 grados a la izquierda (en sentido contrario a las agujas del reloj) como se muestra a continuación. Esto tenderá a igualar las longitudes de enrutamiento natural y permitirá alguna posibilidad de igualar la longitud con la MCU.

ingrese la descripción de la imagen aquí

Parece que NCS y CLK están mal enrutados, pero el resto de la respuesta se mantiene.
@IgnacioVazquez-Abrams: acabo de voltear las etiquetas del lado derecho. Corregido ahora.
Gracias por la respuesta. Intenté hacerlo de la forma en que lo describiste, pero tenía la señal del reloj más doblada. ¿Es más importante mantener la longitud de las huellas en una longitud similar? El lado inferior no está diseñado solo para gnd, es una capa de señal, pero tengo la intención de que el bot coloque rastros debajo
Los flashes SPI modernos más grandes tienen una almohadilla térmica debajo del chip, lo usaría y evitaría enrutarlo si es posible.
Sí, tengo la almohadilla térmica en consideración.
Diseño de PCB SPI cuádruple
RespuestasAquíPolítica de privacidad1y, 0v