¿Dónde está el polo introducido por el circuito RC?

Implementé un circuito bajo una sugerencia que resuelve problemas de estabilidad al conducir un MOSFET con una alta capacitancia, usando un OpAmp. Ahora, el circuito sugerido es este, en el que se modela el MOS y se usa AC1 para modelar el error en el bucle (que puede ser otra pregunta, ya que no estoy tan familiarizado con estos modelos):

circuito de prueba estable

La introducción de C1 en lugar de circuito abierto y R1 en lugar de cortocircuito reducirá el ancho de banda hasta el polo R1*C1, anulando las oscilaciones de alta frecuencia y aumentando la fase de margen. Hablando matemáticamente/eléctricamente, no puedo ver este polo en la corriente de salida que fluye en Rs, por lo que no entiendo cómo puede reducir el ancho de banda. En la práctica, este circuito funciona muy bien: de hecho anula cualquier oscilación.

No puedo entender cómo.

Bueno, la intuición es simple, C1 corta las frecuencias más altas, por lo que el ancho de banda de bucle [cerrado] se reduce. Se llama "compensación de plomo"; consulte la página 18 en ti.com/lit/an/sloa020a/sloa020a.pdf . Hubo una pregunta reciente al respecto [hace no más de un mes]... no puedo encontrarla ahora.
No estoy seguro de que sea una compensación de plomo. Perdonemos todos los condensadores excepto C1. Es diferente: C1 toma la señal de la salida del amplificador operacional (la puerta MOS), mientras que la R en la retroalimentación toma el voltaje en la resistencia de derivación. ¿Puede ayudar en el desarrollo de una función de transferencia?

Respuestas (2)

No puedo ver este polo en la corriente de salida que fluye en Rs

Supongo que quiere decir que no puede ver el efecto de este polo en la corriente en Rs.

El polo en cuestión está en jw = 0; en otras palabras, se comporta como un integrador pero con una gran diferencia. Esa diferencia es el hecho de que la entrada de demanda al amplificador operacional está en el pin no inversor del amplificador operacional.

Esto significa que los cambios de demanda instantáneos de V1 se colocan en la puerta "instantáneamente" pero solo con ganancia unitaria, es decir, un cambio de 1 mV en V1 significa instantáneamente un cambio de 1 mV en la salida del amplificador operacional (suponiendo que estaba conduciendo una alta impedancia). A medida que pasa el tiempo (microsegundos), la ganancia aumenta y produce una señal de conducción más grande en el MOSFET debido al efecto integrador de R1 y C1.

Entonces, (a pesar de que la retroalimentación de R1 está "reducida" por el capacitor integrador C1), un cambio en la demanda de V2 resultará en un cambio en la corriente a través de Rs. Responderá un poco lento (depende de R1 y C1) pero funcionará y el "polo" se reconoce por la lentitud de la respuesta a los cambios en V1.

En un estado estable de V1, la ganancia de CC es grande y, por lo tanto, la precisión de establecer la corriente a través de Rs es buena pero, para cambios dinámicos (provocados por el cambio de V1), la respuesta será un poco dificultosa.

Quiero decir que no puedo encontrar la fórmula matemática para el poste. El efecto es visible cortando las oscilaciones de alta frecuencia, y la simulación prueba su presencia en 1/(2piR1C1), y no en 0. Gracias por la respuesta, pero mi pregunta era diferente. Por ahora, encontré la respuesta en el documento vinculado por Respawned. Lo analizaré.
El polo del integrador formado por el amplificador operacional y R1, C1 está en cero; por definición, es el final de la historia del integrador.
Para mí, el diagrama de Bode de Lead-Compensation de la nota de aplicación dice algo diferente.

Cambié el MOS de BUZ70 a IRLI630GPBF. La compensación (100ohm y 10nF) ya no funciona. Creo que porque el polo introducido estaba a 160kHz, mientras que el BUZ oscilaba a 200kHz. Mi suposición es porque la IRL ahora oscila a 100kHz y por lo tanto no se filtra, pero me parece extraño la necesidad de ralentizar aún más el circuito. ¿Hay alguna forma de saber a priori cómo y cuánto compensar? ¿Solo es posible la simulación?