Problema con la estabilidad opamp en carga DC

Estoy tratando de hacer que la carga de CC sea de hasta 20 A con una precisión de 1 mA.
La resistencia de detección de corriente es de 5 mΩ, por lo que el voltaje en esta detección de corriente será de 5 μV a 100 mV. Elegí LTC2050HV ( hoja de datos ) que tiene un desplazamiento de entrada muy bajo (± 0,5 μV).

Este es mi circuito:
ingrese la descripción de la imagen aquíel primer opamp (U4) simplemente multiplica el voltaje en el sentido actual (R21) por un factor de 40, por lo que Vout1 puede ser de 0.2mV a 4V. El segundo amplificador operacional (U2) compara esto con el voltaje establecido por el potenciómetro (RV1) (más adelante se reemplazará el DAC) y controla el mosfet de potencia (Q6). Solo hay un mosfet de potencia IRF540N , estoy a punto de agregar más mosfet paralelos más adelante. Esto es solo un circuito de prueba.

El problema es que hay algunas oscilaciones y no puedo quitarlo.
Probé este circuito con y sin condensadores C1, C6, C12. Tuvo impacto en la forma y magnitud de las oscilaciones, pero todavía está allí. ¿Que estoy haciendo mal? ¿O cómo mejorar la estabilidad?
Mi intención es estabilizar la corriente que fluye a través del sentido de corriente y el voltaje Vout1 que empujaré a ADC de 16 bits.

Probé mi circuito con una carga de 500 mA. El voltaje de control (mediante el potenciómetro RV1) se establece en 100 mV, por lo que la corriente de carga es de 500 mA.

C1 y C12 retirados, C6 en circuito.
Vshunt: ingrese la descripción de la imagen aquíVout1:
ingrese la descripción de la imagen aquí

C6 quitado, C1 y C12 en circuito.
Vshunt:
ingrese la descripción de la imagen aquíVout1:
ingrese la descripción de la imagen aquí

C6 y C12 retirados, C1 en circuito.
Vshunt:
ingrese la descripción de la imagen aquíVout1:
ingrese la descripción de la imagen aquí

Entonces, el mejor resultado que obtengo es eliminar C6 y C12 y mantener C1 en el circuito. Pero Vout1 sigue siendo inestable. ¿Cómo mejorarlo? Lo necesitaría por debajo de 0.2mV.

Disposición:
ingrese la descripción de la imagen aquí ingrese la descripción de la imagen aquí ingrese la descripción de la imagen aquí

ACTUALIZACIÓN:
Mi objetivo es una precisión del 0,5 %. Es por eso que elegí este opamp.
Entonces medir 1mA es realmente 1mA. Los 20A medidos podrían estar entre 19,9A y 20,1A.

Algunas cosas en las que pensar: ¿qué tan limpio es su voltaje de entrada? ¿Cómo está midiendo (es decir, baja inductancia [GND]). ¿Has echado un vistazo a las cifras de ruido de tus piezas? Como esto es relativamente simple, ¿ha intentado simularlo y/o calcular los márgenes de fase?
Intente mover el integrador (C12) del amplificador del lado de detección al amplificador del lado de accionamiento.
Incluso sin C1, R30 forma un filtro de paso bajo con la capacitancia de puerta, agregando cambio de fase. No debe ser 1k. Tal vez 10 ohmios como máximo.
El ruido de @PlasmaHH en el voltaje de entrada que alimenta la carga es de 6mVp-p. El ruido de +5V y -5V es de aproximadamente 0,3 mVp-p. No medí la inductancia de GND. Cuando hablé de GND, hice topología estrella-tierra (cerca de un extremo del sentido actual). LTC2050HV tiene un ruido de 1,5uVp-p. No tengo experiencia con el cálculo de márgenes de fase. Pero tengo muchas ganas de aprender. ¿Puedes recomendarme por dónde empezar?
@PeterSmith, ¿dónde exactamente recomienda mover C12?
@Chupacabras: Tuve problemas de estabilidad en un regulador de corriente con aproximadamente la misma topología que este y me permitió colocar el capacitor integrador en la ruta de retroalimentación negativa del amplificador superior en su imagen, en lugar del amplificador inferior (el amplificador de detección). para estabilizar el circuito correctamente.
@PeterSmith, ¿quieres colocarlo en el lugar de C6? Eso está conectado a la entrada inversora. Pero C6 empeora las oscilaciones. ¿O sugieres ponerlo a través de R69? Hay algo más conectado a la entrada inversora de U2.
@τεκ Cambié las resistencias R26, R27, R28 de 1kΩ/39kΩ a 10Ω/390Ω. No cambió el ruido/oscilaciones en Vout1.
Este es un amplificador operacional estabilizado por helicóptero (así es como obtienes ese pequeño Vos). Lea la sección en la hoja de datos sobre el paso del reloj. La frecuencia de sus oscilaciones es al menos lo suficientemente cercana a la frecuencia del reloj interno (7-7,5 kHz) para pensar que hay alguna conexión.
Usted especificó una precisión de 1 mA, no una precisión de 1 mA, entonces, ¿está seguro de que realmente necesita voltajes de compensación sub-uV?
@ThePhoton 5 metro Ω × 1 metro A = 5 m V
De acuerdo, pero incluso con un voltaje de compensación de 1 mV, aún podría lograr una precisión de 5 uV. Precisión no es lo mismo que exactitud.
@Chupacabras R30. La resistencia de puerta.

Respuestas (4)

Además de la buena retroalimentación de diseño de PCB (NPI) de George Herold:

Tiene un amplificador operacional compensado de polo dominante que funciona en bucle abierto en su diseño. Tiene un polo adicional agregado a la respuesta con R30 anc C1, o si C1 no está instalado con la capacitancia de puerta del FET. Si este polo está dentro del ancho de banda de bucle abierto de U2, agregará un cambio de fase y hará que todo el bucle sea inestable.

A partir del gráfico de ganancia/fase de bucle abierto, parece que este amplificador tiene 50 grados de margen de fase y cruza 0dB a 2MHz. Por lo tanto, un polo a 2 MHz degradará el margen de fase a 5 grados (45 grados de cambio de fase en la esquina) y cualquier valor mucho más bajo generará un oscilador.

Desafortunadamente, eliminar R30 también puede ser un problema, ya que estos amplificadores probablemente no controlen muy bien las cargas capacitivas puras.

La respuesta es proporcionar alguna compensación de adelanto de fase en su bucle para intentar cancelar el polo adicional que está agregando.

Podría intentar cerrar el círculo alrededor de U2, si puede agregar una red que le dé alguna ventaja de fase, puede lograr la estabilidad. Podría sacrificar algo de precisión y ganancia de bucle abierto de esa manera.

La conclusión es que debe analizar su bucle frente a los requisitos de rendimiento y asegurarse de que tenga un margen de fase adecuado para el trabajo.

De hecho, a Ltc2050 NO le gustan las cargas capacitivas.
No hay circuito abierto. U2 tiene retroalimentación negativa a través de Q6 y U4.
@Chupacabras Correcto, lo que quise decir es que U2 no tiene retroalimentación LOCAL y, por lo tanto, agrega un polo de baja frecuencia y 90 grados de cambio de fase al circuito de retroalimentación EXTERIOR a su alrededor. Luego, cualquier polo adicional dentro del ancho de banda del bucle puede agregar hasta 90 grados de cambio de fase adicional, lo que provoca inestabilidad o un margen de fase bajo. Este diseño tiene potencialmente múltiples polos adicionales.

¿En serio, precisión de 1 mA en 20 A? Buena suerte con eso.

¿Dónde están los rastros sin tapas en su lugar?

Sin embargo, su PCB no parece coincidir con el esquema... con C2 en toda la carga.

La PCB es desagradable en general, tenga en cuenta qué tan lejos tiene que correr el rastreo de la puerta y cómo corre paralelo a ese rastro un poco gordo de 10A ...

C2 simplemente no está poblado. Es sólo un residuo de mis experimentos. El diseño coincide con la realidad y el esquema, simplemente ignore ese C2 (perdón por la confusión). Quería mantener esos amplificadores operacionales alejados del calor. ¿Es mejor colocarlo más cerca del mosfet de potencia? Eso significa que estará más lejos de la derivación. Doy pequeños pasos. No voy a dibujar 10A a través de este circuito. Estoy resolviendo esas oscilaciones en este punto.
He actualizado esas imágenes de diseño. C2 eliminado.
@Chupacabras cuanto más largas sean las trazas, mayor será la inductancia y las capacitancias parásitas y más abierto estará a las oscilaciones. Mantén las cosas apretadas.
@Chupacabras y simplemente descargar capacitancias adicionales para eliminar el ruido percibido lo meterá en este tipo de problemas. Debe ser más delicado con los filtros y elegir valores más pequeños sabiamente. Las huellas que muestras son las que esperaría con esos mazos que elegiste. Es por eso que mostrar las huellas originales es más importante en esta pregunta.
Sé que el diseño es importante, por eso lo agregué a mi pregunta. Me doy cuenta de que el diseño debe corresponder a los esquemas. Lo hace. Pero admito que debería quitar ese C2 para no confundir a la gente.

Por lo que puedo decir, no tiene comentarios negativos sobre el segundo oapmp. El que conduce el FET. ¡Prueba! Y luego reduzca la ganancia del segundo opamp con un poco de capacitancia en paralelo con la retroalimentación R.

Después de pensarlo un poco, la retroalimentación proviene del otro amplificador operacional, aún intente reducir la ganancia del amplificador operacional de conducción FET con algo de capacitancia, desde la salida hasta la entrada inversora. ~ 100pF es a menudo una buena primera suposición, si eres un chico como yo... o condiméntalo.

Hice un análisis de CA de acuerdo con la pregunta/respuesta aquí: análisis de CA del bucle opamp en LTspice

Estabilicé completamente ese ciclo con estos cambios:

  1. eliminado C1
  2. valor reducido de R30 a 10Ω
  3. eliminado C6

Las oscilaciones se han ido.

Problema con la estabilidad opamp en carga DC
RespuestasAquíPolítica de privacidad1y, 0v