Estoy muy sorprendido de ver una diferencia de fase entre la entrada y el punto medio del divisor de voltaje. El divisor de voltaje para este circuito es de dos 1Mohm en serie. La señal de entrada es alimentada por el generador de funciones a una frecuencia de 161kHz.
A continuación se muestra la señal de la entrada y el punto medio. Usé una resistencia de película metálica, y también probé con una resistencia SMD pero todavía tiene una diferencia de fase.
La otra parte impactante aquí es que el voltaje del punto medio es muy bajo: 42,8 mV en comparación con el voltaje de entrada de 4,12 V. Asumiría que dado que se trata de dos 1Mohm en serie, el voltaje del punto medio sería la mitad del voltaje de entrada.
¿Qué puedo hacer para reducir la diferencia de fase entre el punto medio y el voltaje de entrada del divisor de voltaje?
Actualizar:
Medido en la entrada y el punto medio de un divisor de voltaje (dos resistencias de 1 Mohm en serie), no veo una diferencia de fase cuando tengo una sonda 10X, pero el voltaje pico a pico de 70 mV es bajo.
Agrega un divisor capacitivo (C1 y C2) en paralelo con su divisor resistivo (R1 y R2) para que las frecuencias más altas no tengan que lidiar con la capacitancia de entrada (Cinput) solo a través de las resistencias del divisor, lo que da como resultado una constante de tiempo RC. Pasan por alto el divisor resistivo y se reducen en el divisor capacitivo.
La capacitancia de entrada es probablemente muy pequeña, por lo que si intenta usarla como el capacitor inferior en el divisor (es decir, un divisor capacitivo con solo C1 y Cinput, sin C2), probablemente requerirá un valor de límite irrazonablemente pequeño para C1 para obtener su proporciones del divisor capacitivo para que coincidan con su divisor resistivo.
Además, también es difícil medir Cinput y tiene tolerancias poco estrictas y no necesariamente una alta estabilidad, lo que dará como resultado un divisor capacitivo cuya relación no es precisa ni estable en comparación con la relación en su divisor resistivo.
En cambio, coloca un capacitor bueno, estable y preciso en paralelo con la capacitancia de entrada para inundarlo. Luego, usa eso como la tapa inferior en el divisor y elige la tapa superior para que las proporciones de su divisor capacitivo y resistivo sean las mismas.
Así es como se vería un divisor resistivo 1/11 si la capacitancia de entrada fuera de alrededor de 5pF (el valor exacto no es importante siempre que sepa aproximadamente qué es y elija C2 para inundarlo por completo y dominarlo).
simular este circuito : esquema creado con CircuitLab
Si no tuviera C2, entonces para que C1 y Cinput produzcan una relación que coincida con el divisor, necesitaría C1 = 0.5pF; Un valor irrazonable porque los condensadores tan pequeños no se producen porque incluso los rastros y los cables tienen más capacitancia que eso. E incluso si pudiera medir Cinput con precisión e incluso si tuviera condensadores diminutos y pudiera manejar con cuidado las trazas para obtener la capacitancia correcta en C2, como se mencionó anteriormente, Cinput puede variar con la temperatura y otras condiciones de funcionamiento. .
Dado que las tapas tienen tolerancias poco estrictas, es posible que deba incluir C3 para que pueda ajustar el divisor capacitivo para que tenga una relación precisa. Reduzca C2 cuando lo haga de tal manera que C2 + Cin estén un poco por debajo del valor que necesita, y de tal manera que C3 pueda llevar la capacitancia general de la mitad inferior por encima de lo que necesita.
De esta manera, no es necesario que descuide C2 y se tendrá en cuenta automáticamente cuando ajuste las cosas. Sin embargo, puede ignorarlo si lo desea, ya que debe elegir C2 para dominar Cin, ya que hace que la capacitancia sea más estable y todos sus cálculos sean más fáciles.
No olvide tener en cuenta las tolerancias al elegir valores para C1, C2 y C3. Debe utilizar condensadores con una buena respuesta de alta frecuencia y bajos efectos de polarización de CC para esto, ya que están en la ruta de la señal. Como tapas de cerámica C0G/NP0. La mayoría de las otras cerámicas cambiarán en capacitancia a medida que cambie su polarización de CC.
En caso de que aún no lo haya descubierto, puede ajustarlo ajustando hasta que la entrada y la salida estén en fase.
Listo, ¿eh? Eso es lo que hacen en las sondas de amplificador diferencial para reducir los altos voltajes pero no tener cambios de fase.
Aprendí ese truco aquí:
https://circuitcellar.com/research-design-hub/sonda-diferencial-de-alto-voltaje/
Su divisor resistivo de alta impedancia está siendo cargado por exceso de capacitancia de punto medio strsy a tierra. Hay varias cosas que puedes hacer para mejorar las cosas. El que (si lo hay) elija se regirá por los parámetros que está tratando de mantener y los que puede dejar de lado.
Reducir los valores de la resistencia de 1 MΩ a 100 kΩ reducirá el cambio de fase en un factor de 10. Esto cargará más su fuente de señal. Puede amortiguar la entrada al divisor con un amplificador de alta impedancia de entrada de ganancia unitaria. Esto le permitiría usar un divisor de impedancia aún más bajo, posiblemente un rango de kΩ, para un rendimiento aún más plano.
Use una sonda 10x para su alcance. Estos están diseñados específicamente para reducir su carga capacitiva. Una entrada de alcance y 1 m de cable tendrían una capacitancia de> 100 pF. Una sonda 10x debe ser < 10 pF. Esto debería reducir el cambio de fase por un factor de 10. Alternativamente, puede amortiguar la salida del divisor con un búfer de baja capacitancia.
Coloque un pequeño capacitor en la resistencia de entrada para compensar la capacitancia de salida esperada. Esto se puede elegir para reducir el cambio de fase a cero, pero es sensible a la cantidad de carga, y si reduce la capacitancia de carga, puede compensar en exceso y avanzar la fase de salida. Esto cargará más su fuente de señal. Puede amortiguar la entrada al divisor con un amplificador de alta impedancia de entrada de ganancia unitaria.
O coloque capacitores más grandes de igual valor de al menos 10 veces la capacitancia de carga parásita en ambas resistencias. Esto reduce la impedancia de salida del divisor en CA, mejorando el cambio de fase en 10x más o menos. También es tolerante a la reducción de la capacitancia de carga sin sobrecompensar. Esto cargará más su fuente de señal. Puede amortiguar la entrada al divisor con un amplificador de alta impedancia de entrada de ganancia unitaria.
La sonda tiene resistencia de carga de capacitancia, y no es insignificante en comparación con la impedancia de su señal (1M ohm desde la fuente).
Básicamente, la sonda está cargando el divisor con capacitancia (lo que provoca el cambio de fase y amplitud reducida) y resistencia (amplitud reducida).
Más aquí: ¿Por qué agregar un condensador a una sonda de osciloscopio pasivo 10x?
Para medir dicho nodo, puede usar una sonda activa de impedancia ultra alta.
Transistor
usuario1850479
Hogar
Transistor
Transistor
Sredni Vashtar
Sam
Transistor
Sam
DKNguyen
Transistor
DKNguyen