Confusión de la hoja de datos CD4048

Estaba mirando la hoja de datos de CD4048 , un IC de puerta multifunción cuando me molestó un poco el circuito de salida, controlado por Kd en la figura 2.

ingrese la descripción de la imagen aquí

Cuando Kd se lleva a negativo, se supone que la salida es de alta impedancia (flotante), sin importar la lógica de las 8 entradas, pero la forma en que lo han hecho me molesta.

ingrese la descripción de la imagen aquí

Esto parece un cortocircuito. ¿Me estoy perdiendo de algo? ¿Estoy interpretando mal el esquema? ¿Esto es normal? Siento que el esquema tendría más sentido si ambas puertas no fueran inversoras.

Por cierto: el circuito inferior es un circuito defectuoso : las dos señales de entrada controladas por los interruptores necesitan resistencias desplegables. Especialmente para las puertas CMOS, una entrada flotante (interruptor abierto sin resistencia pull-up o pull-down) es algo muy malo.
@Curd Por supuesto que es malo. Es literalmente un cortocircuito. Por eso dije que me molesta. Y estaba un poco flojo con el esquema inferior. Digamos que las puertas son TTL;)
No, no es un cortocircuito. Solo hablo de las entradas .
Bueno, si fuera CMOS, tendrías que bajarlos o, de lo contrario, estarían flotando "aleatoriamente". A menos que me esté perdiendo algo...
Pero en TTL, una entrada abierta significa H. Por lo tanto, las entradas siempre serán H, sin importar cuál sea la posición del interruptor -> También un circuito defectuoso (no funcional).
Oh, bueno, estoy olvidadiza...
Sí, exactamente: estarían flotando, es decir, serían cualquier cosa; tal vez recoger HF y cambiar muy rápido o estar en un estado intermedio que hace que tanto el transistor N-MOS como el P-MOS en la etapa de entrada se enciendan un poco ...
@Curd Solo una pregunta estúpida, ¿podría usar eso para hacer un generador de valor aleatorio?
No sería bueno. Los RNG se necesitan principalmente en criptografía y deben garantizar que la salida sea realmente aleatoria (existen algunos criterios matemáticos), de lo contrario, representarían una fuga de seguridad. Sin embargo, una entrada CMOS flotante puede ser influenciada muy fácilmente (por ejemplo, por campos eléctricos externos) por un atacante que hace que el "RNG" genere datos no tan aleatorios.

Respuestas (1)

Ha cambiado NMOS por PMOS. En el diagrama original, el FET superior es PMOS y el FET inferior es NMOS. En su diagrama con los símbolos simplificados, tiene el FET superior como NMOS y el FET inferior como PMOS.

En el símbolo más detallado, la flecha representa la unión PN entre la puerta trasera y el canal. No estoy seguro del origen de los símbolos simplificados, pero parecen estar basados ​​en un "cuento para niños y programadores de computadoras", donde intentan hacer que el símbolo FET se parezca más al símbolo del BJT con un comportamiento similar.

Si Kd es bajo, entonces sabemos que la salida de la puerta NAND es alta, independientemente de la otra entrada. Eso significa que el PMOS está en un estado no conductor.

Si Kd es bajo, entonces el inverso de Kd es alto. Eso significa que la salida de la puerta NOR es baja, independientemente de la otra entrada. Entonces, el NMOS también está en un estado no conductor.

Confusión de la hoja de datos CD4048
RespuestasAquíPolítica de privacidad1y, 0v