Vi en algunos diseños DDR3 que hay un condensador entre las líneas de reloj diferenciales, por ejemplo, la imagen de abajo:
En el documento de donde proviene esta imagen dice:
En el DDR3 SDRAM DIMM, también hay un condensador de compensación, CCOMP de 2,2 pF, colocado entre los relojes de memoria diferencial para mejorar la calidad de la señal.
Lo primero que pensé fue que agrega un polo en ciertas frecuencias (problemáticas) que amortigua la perturbación de las altas frecuencias.
¿Cómo ayuda agregar este capacitor? He visto algunos gráficos y el efecto positivo que tiene (suaviza las señales), pero ¿cuál es la teoría (¿simple?) detrás de esto?
Este condensador está relacionado con la compensación de fluctuaciones y la mejora del umbral VIX.
Puedo dar pocas referencias.
http://www.freelists.org/post/si-list/DDR3-Clock-differential-signal-termination .
Altera mencionó que se debe agregar Ccomp para aumentar la calidad de la señal
Para DDR, hay algunas notas de aplicación de micron y freescale que demostrarán la topología de bus compensada para mejorar los márgenes de tiempo. TN-46-07
No encontré ninguna forma de onda SI que se demuestre con o sin diferencias de Ccomp.
Andy alias
YNWA
Andy alias
YNWA