Muchas veces en los circuitos veo una resistencia colocada en serie en una línea de señal y, a veces, incluso en serie con una línea VDD de MCU. ¿La intención de esto es suavizar el ruido en la línea? ¿En qué se diferencia esto de usar una tapa pequeña, como .1 µF para hacer lo mismo?
Dos razones comunes son la integridad de la señal y la limitación de corriente en la conversión de nivel perezoso.
Para la integridad de la señal, cualquier discrepancia en la impedancia de la línea de transmisión formada por una traza de PCB y los componentes adjuntos puede causar reflejos en las transiciones de la señal. Si se les permite rebotar de un lado a otro a lo largo de la traza, reflejándose en los desajustes al final durante muchos ciclos hasta que desaparezcan, las señales "suenarán" y pueden malinterpretarse por nivel o como transiciones de borde adicionales. Por lo general, un pin de salida tiene una impedancia más baja que la traza y un pin de entrada tiene una impedancia más alta. Si coloca una resistencia en serie de valor que coincida con la impedancia de la línea de transmisión en el pin de salida, esto formará instantáneamente un divisor de voltaje y el voltaje del frente de onda que viaja por la línea será la mitad del voltaje de salida. En el extremo receptor, la mayor impedancia de la entrada parece esencialmente un circuito abierto, lo que producirá una reflexión en fase duplicando el voltaje instantáneo de regreso al original. Pero si se permite que este reflejo vuelva a la salida de baja impedancia del controlador, se reflejaría fuera de fase e interferiría constructivamente, restando nuevamente y produciendo un timbre. En cambio, es absorbido por la resistencia en serie en el controlador que se selecciona para que coincida con la impedancia de línea. Tal terminación de fuente funciona bastante bien en conexiones punto a punto, pero no tan bien en conexiones multipunto. En cambio, es absorbido por la resistencia en serie en el controlador que se selecciona para que coincida con la impedancia de línea. Tal terminación de fuente funciona bastante bien en conexiones punto a punto, pero no tan bien en conexiones multipunto. En cambio, es absorbido por la resistencia en serie en el controlador que se selecciona para que coincida con la impedancia de línea. Tal terminación de fuente funciona bastante bien en conexiones punto a punto, pero no tan bien en conexiones multipunto.
La limitación actual en la traducción de nivel perezoso es otra razón común. Las tecnologías CMOS IC de diferentes generaciones tienen diferentes voltajes operativos óptimos y pueden tener límites de daño establecidos por el diminuto tamaño físico de los transistores. Además, no pueden tolerar de forma nativa tener una entrada con un voltaje más alto que su suministro. Por lo tanto, la mayoría de los chips están construidos con pequeños diodos desde las entradas hasta el suministro para protegerlos contra sobretensiones. Si maneja una parte de 3.3v desde una de 5v (o más probablemente hoy, manejando una de 1.2 o 1.8v desde una fuente de 3.3v) es tentador confiar solo en esos diodos para sujetar el voltaje de la señal a un rango seguro. Sin embargo, a menudo no pueden manejar toda la corriente que potencialmente puede generar la salida de voltaje más alto, por lo que se usa una resistencia en serie para limitar la corriente a través del diodo.
Sí, la integridad de la señal es la razón. El uso de una tapa ralentizará mucho el borde y no será tan limpio. El libro estándar sobre el tema es High Speed Digital Design: A Handbook of Black Magic . Como regla general, se suelen utilizar 22,1 ohmios como punto de partida. Puede utilizar una herramienta de simulación de integridad de la señal como HyperLynx de Mentor Graphics para obtener un mejor análisis antes de construir la placa.
En la línea VDD esa no es la razón. Algunas personas pueden colocar una resistencia de miliohmios allí para medir la potencia y luego reemplazarla con una de 0 ohmios para la producción. Otros, especialmente los analógicos, pueden colocar un filtro RC allí para eliminar el ruido.
¿Sobre qué tipo de producto? Por parte del consumidor, probablemente sea por la integridad de la señal (consulte la respuesta de Brian).
En una herramienta de desarrollo, podría ser para limitar la corriente. A menudo coloco algunas resistencias de 470 ohmios en las líneas de señal para mis proyectos de líneas de datos que se conectan a módulos externos. La corriente consumida por una entrada digital no es suficiente para causar una caída de voltaje importante en esta resistencia. La limitación de corriente significa que nada (generalmente) se convierte en humo si cometo un error al conectar cosas, o si algo corta una conexión en un tablero expuesto. Es diferente de una tapa porque una tapa consumirá mucha corriente en un borde digital (por un tiempo corto pero a veces no despreciable), teniendo el efecto opuesto de una resistencia.
No estoy seguro de si esto es de lo que está hablando, pero se puede colocar una resistencia más pequeña (<100 ohmios) en la salida de un amplificador operacional que conduce una línea larga, para que la carga capacitiva no cause el amplificador a oscilar.
También se puede utilizar para garantizar que dos amplificadores tengan exactamente la misma impedancia de salida, para crear una línea equilibrada que rechace las interferencias.
Dos respuestas más:
He visto un Xilinx FPGA, programado para controlar un multiplexor analógico de filas/columnas CMOS en un generador de imágenes, destruir el multiplexor porque los bordes digitales de Xilinx en subnanosegundos estaban MUY BAJO el suelo y MUY POR ENCIMA del VDD. Esto fue observable con una sonda de 1pF de 900 MHz de velocidad (la sonda fet activa TEK P6201, obsoleta hace mucho tiempo). Su sonda lenta normal de 13pF no mostró sobreimpulso. Personas con años de experiencia en estas áreas me indicaron que colocara una resistencia de 1 Kohm en cada uno de los cables de 6" (alrededor de 15 de estos cables) desde Xilinx al multiplexor. ¿Resultado? Una buena imagen, con mucha compensación/ error de ganancia, apareció. Se agregó una corrección de placa caliente-fría, y se podía ver el calor de su dedo empapado a través de una hoja de papel. ¿Qué estaba pasando? Los diodos de protección, que se espera que absorban los golpes de ESD de cualquier polaridad, se estaban encendiendo durante esos sub-nanosegundos sub/sobreimpulsos. Por lo tanto, millones de veces por segundo, se inyectó carga en el sustrato CMOS y en los pozos, alterando el comportamiento digital y tal vez las señales analógicas si éstas fueran impulsadas a tierra/carril por un flujo inesperado de cargas que necesitan un camino de regreso a casa. He ayudado a depurar otros circuitos CMOS, donde solo una puerta lógica se alteró durante una prueba de ESD, porque no habíacontacto local de acumulación de carga en el pozo/sustrato.
Cuidado con las resistencias en las líneas vdd. Si no tiene cuidado con el tamaño correcto de la tapa, puede terminar con una ondulación en la alimentación de suministro al dispositivo, lo que puede tener un efecto perjudicial en su funcionamiento.
A veces, se agrega una resistencia u otra carga en paralelo a una entrada digital discreta para compensar la capacitancia distribuida en un cable de entrada largo. Considere el caso en el que un interruptor de campo al final de un tramo largo de cable blindado tiene un conductor activo y uno de retorno. el otro extremo del par de cables tiene una línea de 120 VCA y el lado de retorno va a la entrada de un PLC, DCS u otro dispositivo digital. Con base en estos valores: - Voltaje de suministro - Capacitancia del cable - Impedancia del dispositivo de entrada digital - Voltaje de encendido del dispositivo de entrada digital Puede calcular una distancia segura máxima para el recorrido del cable de modo que la entrada se apague cuando se abra el interruptor.
La impedancia del cable y el dispositivo de entrada forman un divisor de voltaje que puede causar que el voltaje en la entrada sea más alto que el umbral, incluso con el interruptor abierto.
endolito
Tony Estuardo EE75
JYelton
Tony Estuardo EE75