¿Cómo funcionan los transistores de acceso en una celda SRAM?

ingrese la descripción de la imagen aquí

Por ejemplo, en la imagen de arriba, ¿cómo funcionan realmente M5 y M6? ¿Cómo se pueden activar simplemente afirmando WL? ¿No se encenderían o apagarían los transistores según el voltaje de la fuente de la puerta?

No entiendo cómo, por ejemplo, sería posible encender M6 cuando hay un 1 almacenado en Q. En ese caso, afirmar WL solo llevaría el voltaje de la fuente de la puerta a 0, ¿cómo puede eso ser suficiente para encender? ¿está encendido?

Como no estoy satisfecho con la única respuesta, especialmente porque parece contradecirse con respecto a la precarga, la estoy ampliando un poco:

La explicación habitual del funcionamiento de la celda SRAM se basa en que ambos transistores de acceso están encendidos. Aquí (página 17)puedes encontrar un ejemplo. Entonces, no entiendo cómo los transistores de acceso podrían encenderse si la fuente estaba del lado de las líneas de bits (porque está poniendo AMBAS líneas de bits en ALTO durante una operación de lectura), o incluso si la fuente estaba en el lado de los inversores (porque entonces solo se encendería un transistor de acceso durante una operación de escritura, el mismo que se encendería durante una operación de lectura (porque ahora lo único que importa para encender los transistores de acceso es Q y -Q : recuerde que la fuente está del lado de los inversores)). Si tanto la lectura como la escritura activan los mismos transistores siempre que el contenido de la celda sea el mismo, ¿cuál es la diferencia entre la lectura y la escritura? No creo que sea solo el amplificador de sentido. Me gustaria que alguien me aclarara estas dudas.

Respuestas (2)

Al leer un bit SRAM, ambos cables de la columna se pueden conducir a un nivel alto (precargados) antes de elevar el cable de la fila a un nivel alto; uno de ellos se bajará, mientras que el otro no lo hará y permanecerá en el estado precargado.

Para escribir un bit de SRAM, uno de los cables de la columna debe estar bajo, mientras que el otro está precargado o alto. Encender el transistor de acceso no hará mucho en el lado cuya columna está alta, pero el transistor de acceso en el otro lado dominará el PFET del lado alto dentro de la celda de memoria; al hacerlo, a su vez, se activará el PFET del lado alto del otro lado.

Cuando dice "uno de ellos se bajará, mientras que el otro no y permanecerá en el estado precargado", ¿está suponiendo que la fuente de los transistores de acceso está conectada a los inversores? porque de lo contrario no veo cómo podría reducirse ya que el transistor ni siquiera se encendería. Con respecto al proceso de escritura, y considerando que la fuente debe estar conectada a los inversores, entonces, ¿cómo podría encender el transistor que está en el lado de la celda que almacena un 1? ¿y si esa línea de bits es la que contiene el 0 que permite escribir la celda?
Aquí hay una fuente que, como dijiste, dice que "las líneas de bits altas no deben dominar a los inversores durante las lecturas", "pero las líneas de bits bajas deben escribir un nuevo valor en la celda". Mi problema es que no veo cómo puedes asegurarte de que el transistor de acceso de línea de bit bajo esté encendido, ya que como dije anteriormente, para que el proceso de lectura sea posible, necesitas que las terminales de la fuente estén del lado de los inversores.
@Ant: La construcción de un MOSFET de potencia es completamente diferente a la de los monolíticos en un IC. En un MOSFET de potencia, el sustrato es el drenaje y la base está conectada a la fuente; en consecuencia, la fuente y el drenaje son diferentes. En un MOSFET monolítico, la base es el sustrato, que está separado tanto de la fuente como del drenaje. Si bien es posible construir un MOSFET monolítico de forma asimétrica para favorecer el flujo de corriente en una dirección u otra, en muchos casos la fuente y el drenaje son idénticos.
@Ant: un MOSFET monolítico de canal N conducirá siempre que la fuente o el drenaje sean al menos ~ 0.7 voltios más negativos que la puerta, y conducirá mejor (hasta un límite) cuanto mayor sea el voltaje. Si la compuerta está en VDD y cualquiera de los extremos está en VSS, se conducirá bien a menos que ambos extremos estén en VSS.
Eso es lo que queria saber, gracias. ¿Sabes dónde podría leer más sobre los fundamentos de los mosfets (o incluso los bjts)? preferiblemente un buen libro. Gracias de nuevo.
@Ant: no tengo ninguna referencia a mano, pero los MOSFET monolíticos son bastante simples si mantiene todo entre los rieles de la fuente de alimentación (que están vinculados a los sustratos de los MOSFET de canal N y canal P). En ese caso, conducen bien cuando la puerta difiere lo suficiente en la dirección adecuada de la fuente o del drenaje, y cada vez peor cuando ni la fuente ni el drenaje difieren mucho de la puerta. Los dispositivos NMOS no tenían ningún PFET, por lo que sus etapas de salida...
... no podía levantarse muy bien; cuanto más se acercaba el voltaje de salida al suministro positivo, menos efectivamente se encenderían los MOSFET del lado alto.

La línea de bits es la fuente. Para escribir un cero, la línea de bits se reduce y se activa M6. M6 está diseñado para sobrecargar lo suficiente a M4. La retroalimentación del pestillo completa la acción de enganche. M5 funciona de manera similar para escribir un estado.

¿Qué pasa con la precarga de las líneas de bit al leer? como funcionaria entonces? y ¿qué hay de escribir un 1?
Cuando las líneas de bits están precargadas, no se accionan y no son capaces de girar el pestillo. La carga simplemente se agota cuando la línea de escritura está encendida, por el lado del pestillo que tiene el cero. La respuesta anterior indica cómo escribir el estado "1".
Gracias, de acuerdo con esto, necesitas ambas líneas de bits. Pensé que era posible hacer una celda SRAM con solo una línea de bits. Además, pensé que la carga previa llevó ambas líneas de bits a un 1 lógico, ¿cómo puede encender los transistores de acceso? No veo cómo importaría el lado del pestillo en ese caso.
¿Cómo funcionan los transistores de acceso en una celda SRAM?
RespuestasAquíPolítica de privacidad1y, 1v